Elektronika

Elektronika

wykład 4 – TRANZYSTOR POLOWY

wykład 4 – TRANZYSTOR POLOWY

Lublin, październik 2008

Lublin, październik 2008

Wydział Elektrotechniki i Informatyki

Wydział Elektrotechniki i Informatyki

Politechnika Lubelska

Politechnika Lubelska

Tranzystor unipolarny (polowy)

Tranzystor unipolarny (polowy)

Działanie jest oparte na transporcie

Działanie jest oparte na transporcie

TYLKO

TYLKO

jednego

jednego

rodzaju nośników (większościowych) – stad nazwa

rodzaju nośników (większościowych) – stad nazwa

unipolarne.

unipolarne.

Sterowanie odbywa się za pomocą poprzecznego pola

Sterowanie odbywa się za pomocą poprzecznego pola

elektrycznego – stąd nazwa polowe.

elektrycznego – stąd nazwa polowe.

W literaturze światowej mają nazwę FET

W literaturze światowej mają nazwę FET

(ang. Field Effect

(ang. Field Effect

Transistor).

Transistor).

Efekt polowy – zmiana konduktywności ciała stałego wskutek

oddziaływania polem elektrycznym

Efekt polowy

Efekt polowy

JFET

JFET

MISFET

MISFET

Tranzystory polowe

Tranzystory polowe

JFET

JFET

– ang. Junction Field Effect Transistor

– ang. Junction Field Effect Transistor

MISFET

MISFET

– ang. Metal-Insulator-Semiconductor Field Effect Transistor

– ang. Metal-Insulator-Semiconductor Field Effect Transistor

Podział tranzystorów polowych

Podział tranzystorów polowych

Ze względu na sposób odizolowania bramki od kanału.

Ze względu na sposób odizolowania bramki od kanału.

dielektryk

dielektryk

FET

FET

Field Effect Transistor

Field Effect Transistor

MESFET

MESFET

MEtal-Semiconductor FET

MEtal-Semiconductor FET

JFET

JFET

Junction FET

Junction FET

MOSFET

MOSFET

Metal-Oxide-Semiconductor FET

Metal-Oxide-Semiconductor FET

MISFET

MISFET

Metal-Insulator-Semiconductor FET

Metal-Insulator-Semiconductor FET

IGFET

IGFET

Insulated Gate FET

Insulated Gate FET

CMOS

CMOS

Complementary MOS

Complementary MOS

PMOS

PMOS

P(channel) MOS

P(channel) MOS

NMOS

NMOS

N(channel) MOS

N(channel) MOS

HEMT

HEMT

High-Electron-Mobility-Transistor

High-Electron-Mobility-Transistor

MODFET

MODFET

Modulation Doped FET

Modulation Doped FET

HFET

HFET

Heterostructure FET

Heterostructure FET

QW

QW

Quantum Well

Quantum Well

SQW

SQW

Single Quantum Well

Single Quantum Well

2DEG

2DEG

2 Dimmensional Electron - Gas

2 Dimmensional Electron - Gas

Objaśnienia skrótów

Objaśnienia skrótów

Działanie tych tranzystorów polega na sterowanym transporcie

Działanie tych tranzystorów polega na sterowanym transporcie

jednego rodzaju nośników, czyli albo elektronów albo dziur.

jednego rodzaju nośników, czyli albo elektronów albo dziur.

Sterowanie transportem tych nośników, odbywającym się w części

Sterowanie transportem tych nośników, odbywającym się w części

tranzystora zwanej kanałem, odbywa się za pośrednictwem zmian

tranzystora zwanej kanałem, odbywa się za pośrednictwem zmian

pola elektrycznego przyłożonego do elektrody zwanej bramką.

pola elektrycznego przyłożonego do elektrody zwanej bramką.

Bramka jest odizolowana od kanału (MISFET), a więc pomiędzy nią a

Bramka jest odizolowana od kanału (MISFET), a więc pomiędzy nią a

pozostałymi elektrodami tranzystora polowego, znajdującymi się na

pozostałymi elektrodami tranzystora polowego, znajdującymi się na

obu końcach kanału (zwanych źródłem oraz drenem) występuje

obu końcach kanału (zwanych źródłem oraz drenem) występuje

bardzo duża impedencja

bardzo duża impedencja

.

Zasada działania

Zasada działania

OFF

ON

źródło

źródło

bramka

bramka

zlew

zlew

zlew

zlew

JFET

JFET

Tranzystory JFET dzielimy na:

Tranzystory JFET dzielimy na:

PNFET

PNFET

– ze złączem p-n

– ze złączem p-n

MESFET

MESFET

– ze złączem m-s

– ze złączem m-s

Bramka izolowana od kanału za pomocą złącza spolaryzowanego

Bramka izolowana od kanału za pomocą złącza spolaryzowanego

w kierunku zaporowym.

w kierunku zaporowym.

Prąd bramki – prąd wsteczny złącza (bardzo mały pA-nA).

Prąd bramki – prąd wsteczny złącza (bardzo mały pA-nA).

Warstwa zaporowa bardzo

Warstwa zaporowa bardzo

płytko wnika w obszar bramki

płytko wnika w obszar bramki

(silne domieszkowanie) oraz

(silne domieszkowanie) oraz

głęboko w obszar kanału.

głęboko w obszar kanału.

U

U

DS

DS

=const (dodatnie, ale bliskie zeru);

=const (dodatnie, ale bliskie zeru);

zwiększamy U

zwiększamy U

GS

GS

mała warstwa zaporowa

mała warstwa zaporowa

kanał szeroki

kanał szeroki

rezystancja kanału mała

rezystancja kanału mała

prąd drenu „duży”

prąd drenu „duży”

U

U

P

P

– napięcie odcięcia kanału

– napięcie odcięcia kanału

„

„

zetknięcie” warstw zaporowych

zetknięcie” warstw zaporowych

kanał „przestaje istnieć”

kanał „przestaje istnieć”

rezystancja kanału bardzo duża (~G

rezystancja kanału bardzo duża (~G

Ω

Ω

)

)

prąd drenu zerowy

prąd drenu zerowy

dalszy wzrost U

dalszy wzrost U

GS

GS

może doprowadzić do przebicia

może doprowadzić do przebicia

złącza

złącza

JFET – charakterystyka przejściowa

JFET – charakterystyka przejściowa

JFET – charakterystyka wyjściowa

JFET – charakterystyka wyjściowa

U

U

GS

GS

=0; zwiększamy U

=0; zwiększamy U

DS

DS

przy małych napięciach U

przy małych napięciach U

DS

DS

tranzystor zachowuje sie prawie jak rezystor liniowy:

tranzystor zachowuje sie prawie jak rezystor liniowy:

przyrosty prądu są praktycznie proporcjonalne do przyrostów napieć.

przyrosty prądu są praktycznie proporcjonalne do przyrostów napieć.

wzrost U

wzrost U

DS

DS

powoduje coraz silniejsze zawężanie kanału => rośnie R kanału =>

powoduje coraz silniejsze zawężanie kanału => rośnie R kanału =>

przyrosty prądu są coraz mniejsze.

przyrosty prądu są coraz mniejsze.

Przy U

Przy U

DS

DS

= U

= U

DSsat

DSsat

(napięcie nasycenia) następuje „zetknięcie się” warstw

(napięcie nasycenia) następuje „zetknięcie się” warstw

zaporowych, ale nie powoduje to zatkania kanału.

zaporowych, ale nie powoduje to zatkania kanału.

Dalszy wzrost U

Dalszy wzrost U

DS

DS

powoduje „wydłużenie się” strefy „zetknięcia” i proporcjonalny

powoduje „wydłużenie się” strefy „zetknięcia” i proporcjonalny

wzrost rezystancji kanału => prąd praktycznie się nie zmienia (słabo rośnie).

wzrost rezystancji kanału => prąd praktycznie się nie zmienia (słabo rośnie).

Dlaczego „zetknięcie się” warstw zaporowych nie powoduje I

Dlaczego „zetknięcie się” warstw zaporowych nie powoduje I

D

D

= 0?

= 0?

Załóżmy, że wzrost U

Załóżmy, że wzrost U

DS

DS

spowoduje zmniejszenie wartości prądu I

spowoduje zmniejszenie wartości prądu I

D

D

maleje spadek

maleje spadek

napięcia na rezystancji kanału:

napięcia na rezystancji kanału:

zmniejsza się szerokość warstw zaporowych

zmniejsza się szerokość warstw zaporowych

rośnie przekrój kanału

rośnie przekrój kanału

maleje rezystancja kanału

maleje rezystancja kanału

rośnie prąd I

rośnie prąd I

D

D

WYNIK PRZECZY ZAŁOŻENIU

WYNIK PRZECZY ZAŁOŻENIU

Opis zjawisk fizycznych dość skomplikowany

Opis zjawisk fizycznych dość skomplikowany

(

(

Wiesław Marciniak „Przyrządy

Wiesław Marciniak „Przyrządy

półprzewodnikowe i układy scalone”)

półprzewodnikowe i układy scalone”)

JFET – charakterystyka wyjściowa

JFET – charakterystyka wyjściowa

Trazystory polowe z izolowaną bramką

Trazystory polowe z izolowaną bramką

Tranzystory MISFET (MOSFET) są zasadniczo elementami czterozaciskowymi

Tranzystory MISFET (MOSFET) są zasadniczo elementami czterozaciskowymi

(czwartą końcówką jest wyprowadzeniem podłoża).

(czwartą końcówką jest wyprowadzeniem podłoża).

Bardzo często w tranzystorach dyskretnych podłoże połączone jest ze

Bardzo często w tranzystorach dyskretnych podłoże połączone jest ze

źródłem.

źródłem.

Mechanizm działania wszystkich

Mechanizm działania wszystkich

tranzystorów MIS jest podobny

tranzystorów MIS jest podobny

i opiera się przede wszystkim na

i opiera się przede wszystkim na

powstawaniu warstwy inwersyjnej

powstawaniu warstwy inwersyjnej

przy powierzchni półprzewodnika

przy powierzchni półprzewodnika

pod warstwa dielektryka.

pod warstwa dielektryka.

Warstwa inwersyjna pełni rolę

Warstwa inwersyjna pełni rolę

kanału w tranzystorach z kanałem

kanału w tranzystorach z kanałem

indukowanym lub funkcję warstwy

indukowanym lub funkcję warstwy

zmniejszającej przekrój kanału w

zmniejszającej przekrój kanału w

tranzystorach z kanałem

tranzystorach z kanałem

wbudowanym.

wbudowanym.

Tranzystory NMOS i PMOS

Tranzystory NMOS i PMOS

•

Włączany ujemnymi napięciami
bramki i drenu

•

Prąd wywołany jest dryftem
dodatnich (positive) dziur

•

Włączany dodatnimi napięciami
bramki i drenu

•

Prąd wywołany jest dryftem ujemnych
(negative) elektronów

+V

G

n

n

Krzem p

+V

D

n kanałowy

-

- -

-

-

-

-

-

-

-

-

-

-

-

-V

G

p

p

Krzem n

-V

D

p kanałowy

+ + +

+

+

+

+

+

+

+

+

+

+

Kolejne istotne zjawisko w tranzystorach MISFET to wzbogacanie

Kolejne istotne zjawisko w tranzystorach MISFET to wzbogacanie

i zubożanie kanału w swobodne nośniki ładunku elektrycznego.

i zubożanie kanału w swobodne nośniki ładunku elektrycznego.

Struktura tranzystora MISFET

Struktura tranzystora MISFET

z kanałem wbudowanym

z kanałem wbudowanym

z kanałem indukowanym

z kanałem indukowanym

Kanał indukowany typu N

Kanał indukowany typu N

Dodatni potencjał na bramce powoduje

Dodatni potencjał na bramce powoduje

indukowanie się ładunków ujemnych

indukowanie się ładunków ujemnych

(elektronów) w cienkiej warstwie

(elektronów) w cienkiej warstwie

półprzewodnika pod dielektrykiem:

półprzewodnika pod dielektrykiem:

zwiększa sie koncentracja elektronów w

zwiększa sie koncentracja elektronów w

obszarze półprzewodnika typu p pod

obszarze półprzewodnika typu p pod

dielektrykiem

dielektrykiem

w pasmowym modelu energetycznym jest

w pasmowym modelu energetycznym jest

to równoznaczne z wygięciem pasm „do

to równoznaczne z wygięciem pasm „do

dołu”

dołu”

przy „silnym” wygięciu pasm w pewnym

przy „silnym” wygięciu pasm w pewnym

obszarze półprzewodnika typu p poziom

obszarze półprzewodnika typu p poziom

Fermiego jest bliżej pasma przewodnictwa

Fermiego jest bliżej pasma przewodnictwa

niż pasma walencyjnego

niż pasma walencyjnego

inwersja typu przewodnictwa

inwersja typu przewodnictwa

warstwa inwersyjna typu n

warstwa inwersyjna typu n

kanał indukowany typu n

kanał indukowany typu n

Tranzystory JFET mogą być tylko zubożane.

Tranzystory JFET mogą być tylko zubożane.

podłoże p-Si

L

bramka (G)

dren (D)

źródło (S)

podłoże (B)

S = source
G = gate
D = drain
B = bulk

n

+

n

+

dielektryk bramkowy

obszar zubożony

MOSFET – zasada działania

MOSFET – zasada działania

podłoże p-Si

L

G

D

S

B

n

+

n

+

obszar zubożony

y=0

y=L

V

S

= V

B

= 0

U

GS

< U

T

U

DS

małe

MOSFET – zasada działania

MOSFET – zasada działania

podłoże p-Si

L

G

D

S

B

n

+

n

+

y=0

y=L

V

S

= V

B

= 0

U

GS

> U

T

U

DS

małe

warstwa inwersyjna

(kanał tranzystora)

obszar zubożony

MOSFET – zasada działania

MOSFET – zasada działania

MOSFET – zasada działania

MOSFET – zasada działania

*

( )

( )

D

D

n

n

I dy

dU y

I dR

W Q y

µ

⋅

=

⋅

= −

Q

n

(y) – ładunek elektronów w warstwie

inwersyjnej (na jednostkę powierzchni)

I

D

– prąd płynący między źródłem a drenem

µ

n

* – ruchliwość efektywna w kanale

W

– szerokość kanału

Spadek napięcia na odcinku kanału o długości dy:

P

R

Ą

D

D

R

E

N

U

[

µ

A

]

NAPIĘCIE DREN-ŹRÓDŁO [mV]

0

50

100

150

0

100

200

400

600

200

500

300

U

GS

= 3 V

U

GS

= 2.5 V

U

GS

= 2 V

U

GS

= 1 V

Charakterystyki wyjściowe -

Charakterystyki wyjściowe -

zakres liniowy

zakres liniowy

podłoże p-Si

L

G

D

S

B

n

+

n

+

y=0

y=L

V

S

= V

B

= 0

U

GS

> U

T

U

DS

< U

GS

- U

T

MOSFET – zasada działania

MOSFET – zasada działania

V

S

= V

B

= 0

U

GS

> U

T

U

DS

= U

GS

- U

T

= U

DSsat

podłoże p-Si

L

G

D

S

B

y=0

y=L

n

+

n

+

MOSFET – zasada działania

MOSFET – zasada działania

V

S

= V

B

= 0

U

GS

> U

T

U

DS

> U

GS

- U

T

= U

DSsat

podłoże p-Si

L

G

D

S

B

y=0

y=L

n

+

n

+

∆

L

MOSFET – zasada działania

MOSFET – zasada działania

P

R

Ą

D

D

R

E

N

U

[

m

A

]

NAPIĘCIE DREN-ŹRÓDŁO [V]

0.0

1.0

2.0

3.0

0.0

1.0

2.0

3.0

4.0

I

D

=

I

D

sa

t

ZAKRES NIENASYCENIA

ZAKRES NASYCENIA

Charakterystyki wyjściowe

Charakterystyki wyjściowe

Charakterystyka przejściowa

Charakterystyka przejściowa

P

RĄ

D

DR

E

N

U

[

mA

]

NAPIĘCIE BRAMKA-ŹRÓDŁO [V]

0.0

1.0

2.0

3.0

0.0

1.0

2.0

3.0

4.0

U

DS

= 3.0 V

U

DS

= 1.0 V

U

DS

= 0.5 V

Napięcie progowe

U

T

= 0.71 V

NAPIĘCIE BRAMKA-ŹRÓDŁO [V]

0.0

1.0

2.0

3.0

0.0

1.0

2.0

1.5

0.5

P

R

Ą

D

DR

E

NU

[(m

A

)

1/

2

]

napięcie progowe

U

T

= 0.71 V

2

nachylenie

β

=

eff

ox

W

C

L

µ

β

=

Napięcie progowe U

Napięcie progowe U

T

T

Składowe prądu drenu

Składowe prądu drenu

W rzeczywistym tranzystorze prąd

W rzeczywistym tranzystorze prąd

drenu nie staje się dokładnie równy

drenu nie staje się dokładnie równy

zeru, gdy napięcie bramki spada

zeru, gdy napięcie bramki spada

poniżej napięcia progowego. Prąd

poniżej napięcia progowego. Prąd

ten jest zawsze sumą prądu

ten jest zawsze sumą prądu

unoszenia i prądu dyfuzji.

unoszenia i prądu dyfuzji.

Charakterystyki przejściowe

Charakterystyki przejściowe

Modele zastępcze tranzystora MOS

Modele zastępcze tranzystora MOS

Wybór modelu wynika z jego konkretnego zastosowania i jest

Wybór modelu wynika z jego konkretnego zastosowania i jest

zazwyczaj kompromisem pomiędzy

zazwyczaj kompromisem pomiędzy

dokładnością

dokładnością

a

a

złożonością

złożonością

modelu.

modelu.

Najdokładniejsze modele to

Najdokładniejsze modele to

modele numeryczne

modele numeryczne

wymagające

wymagające

rozwiązania równań transportu w półprzewodniku (MINIMOS,

rozwiązania równań transportu w półprzewodniku (MINIMOS,

ATLAS, APSYS, AVANT!...)

ATLAS, APSYS, AVANT!...)

Inna klasa modeli przeznaczona

Inna klasa modeli przeznaczona

jest do symulacji działania

jest do symulacji działania

układów scalonych – zazwyczaj

układów scalonych – zazwyczaj

mają one

mają one

charakter analityczny

charakter analityczny

.

.

Najpopularniejsze modele tego

Najpopularniejsze modele tego

typu zaimplementowano w

typu zaimplementowano w

programie SPICE

programie SPICE

Podział modeli

Podział modeli

ze względu na rodzaj modelowanych charakterystyk:

ze względu na rodzaj modelowanych charakterystyk:

•

•

modele DC: opisują charakterystyki elementu dla prądu

modele DC: opisują charakterystyki elementu dla prądu

stałego,

stałego,

•

•

modele małosygnałowe: opisują właściwości elementu dla

modele małosygnałowe: opisują właściwości elementu dla

sygnałów zmiennych o małej amplitudzie,

sygnałów zmiennych o małej amplitudzie,

•

•

modele zjawisk reaktancyjnych: pojemności (i ewentualnie

modele zjawisk reaktancyjnych: pojemności (i ewentualnie

indukcyjności) występujących w elemencie,

indukcyjności) występujących w elemencie,

•

•

modele specjalne: opisują inne właściwości elementu istotne

modele specjalne: opisują inne właściwości elementu istotne

tylko w niektórych zastosowaniach, jak np. modele szumowe.

tylko w niektórych zastosowaniach, jak np. modele szumowe.

Najprostszy tranzystor MOS

Najprostszy tranzystor MOS

Tranzystor długokanałowy (analiza jednowymiarowa,

Tranzystor długokanałowy (analiza jednowymiarowa,

zaniedbano efekty krawędziowe).

zaniedbano efekty krawędziowe).

Jednorodne domieszkowanie podłoża.

Jednorodne domieszkowanie podłoża.

Brak efektów silnego domieszkowania.

Brak efektów silnego domieszkowania.

Pomijalne rezystancje szeregowe źródła i drenu.

Pomijalne rezystancje szeregowe źródła i drenu.

Ruchliwość niezależna od przyłożonych napięć.

Ruchliwość niezależna od przyłożonych napięć.

Pomijalna składowa dyfuzyjna prądu.

Pomijalna składowa dyfuzyjna prądu.

Potencjał powierzchniowy w stanie silnej inwersji wynosi

Potencjał powierzchniowy w stanie silnej inwersji wynosi

2

2

ϕ

ϕ

F

F

.

.

Ładunek obszaru zubożonego niezależny od położenia w

Ładunek obszaru zubożonego niezależny od położenia w

kanale.

kanale.

Założenia modelu

Założenia modelu

Tranzystor MOS

Tranzystor MOS

*

n

ox

W C

L

µ

β

=

Wprowadzając współczynnik materiałowo-konstrukcyjny:

Oraz pamiętając, że napięcie progowe wyraża się wzorem:

2

B

T

FB

F

ox

Q

U

U

C

ϕ

=

−

+

Tranzystor MOS

Tranzystor MOS

otrzymujemy ostatecznie:

(

)

2

2

DS

D

GS

T

DS

U

I

U

U

U

β





= ⋅

−

⋅

−









(formuła słuszna w zakresie nienasycenia)

Tranzystor MOS

Tranzystor MOS

( )

0 lub

0

DS

DSsat

D

n

DS U

U

dI

Q L

dU

=

=

=

w zakresie nasycenia:

DSsat

GS

T

U

U

U

=

−

(

)

2

2

Dsat

GS

T

I

U

U

= ⋅

−

β

stąd:

oraz

Mówi

Mówi

ą

ą

c o

c o

najprostszym

najprostszym

modelu ma

modelu ma

ł

ł

osygna

osygna

ł

ł

owym tranzystora

owym tranzystora

MOS mamy na my

MOS mamy na my

ś

ś

li dwie wielko

li dwie wielko

ś

ś

ci:

ci:

transkonduktancj

transkonduktancj

ę

ę

i

i

konduktancj

konduktancj

ę

ę

wyj

wyj

ś

ś

ciow

ciow

ą

ą

,

,

Tranzystor MOS

Tranzystor MOS

oraz ich zale

oraz ich zale

ż

ż

no

no

ś

ś

ci od punktu pracy tranzystora, tj. warto

ci od punktu pracy tranzystora, tj. warto

ś

ś

ci

ci

sk

sk

ł

ł

adowych sta

adowych sta

ł

ł

ych napi

ych napi

ęć

ęć

i pr

i pr

ą

ą

dów.

dów.

Przedstaw

Przedstaw

iony model, mimo wielu założeń upraszczających,

iony model, mimo wielu założeń upraszczających,

dobrze ilustruje zasadę działania tranzystora MOS. Jest on

dobrze ilustruje zasadę działania tranzystora MOS. Jest on

podstawą najprostszego modelu tego tranzystora (poziom 1)

podstawą najprostszego modelu tego tranzystora (poziom 1)

w programie

w programie

SPICE

SPICE

(

( S

S

imulation

imulation P

P

rogram with

rogram with I

I

ntegrated

ntegrated

C

C

ircuit

ircuit E

E

mphasis )

mphasis )

Przedstawiony model jest uzupełniony tam o zależność

Przedstawiony model jest uzupełniony tam o zależność

napięcia progowego od napięcia polaryzacji źródło-podłoże

napięcia progowego od napięcia polaryzacji źródło-podłoże

(V

(V

BS

BS

) oraz uwzględnia wzrost prądu drenu w zakresie

) oraz uwzględnia wzrost prądu drenu w zakresie

nasycenia.

nasycenia.

Tranzystor MOS

Tranzystor MOS

Efektywna długość kanału

Efektywna długość kanału

eff

L

L

L

= − ∆

(

)

2

s

DS

DSsat

a

L

U

U

qN

ε

∆ ≈

⋅

−

Skrócenie kanału:

Skrócenie kanału:

gdzie:

kanał

bramka

kanał

C

r

−

×

≈

τ

Stała czasowa niezbędna dla utworzenia

(przeładowania) warstwy inwersyjnej (kanału)

tranzystora wynosi:

1

kanał

m

r

g

≅

bramka kanał

ox

C

W L C

−

≅

⋅ ⋅

transkonduktancja

Graniczna częstotliwość pracy

Graniczna częstotliwość pracy

*

2

1

2

GS

T

T

n

U

U

f

L

µ

π

−

≈

⋅

GRANICZNA CZĘSTOTLIWOŚĆ PRACY (

ω

=1/

τ

):

Stała czasowa niezbędna dla utworzenia

(przeładowania) warstwy inwersyjnej (kanału)

tranzystora wynosi:

(

)

2

*

n

GS

T

L

U

U

τ

µ

≈

−

Graniczna częstotliwość pracy

Graniczna częstotliwość pracy

Stała czasowa tworzenia warstwy inwersyjnej jest równa

Stała czasowa tworzenia warstwy inwersyjnej jest równa

czasowi przelotu nośników przez kanał tranzystora.

czasowi przelotu nośników przez kanał tranzystora.

Schemat zastępczy

Schemat zastępczy

Wielkosygnałowy schemat zastępczy

Wielkosygnałowy schemat zastępczy

tranzystora MOS z uwzględnieniem

tranzystora MOS z uwzględnieniem

schematów zastępczych obszarów

schematów zastępczych obszarów

źródła i drenu.

źródła i drenu.

Prąd drenu opisany jest modelem DC

Prąd drenu opisany jest modelem DC

tranzystora.

tranzystora.

Małosygnałowy schemat zastępczy tranzystora MOS

Małosygnałowy schemat zastępczy tranzystora MOS

Schemat zastępczy

Schemat zastępczy

Rzeczywiste parametry tranzystorów

Rzeczywiste parametry tranzystorów

Warto

Warto

ś

ś

ci parametrów modelu najcz

ci parametrów modelu najcz

ęś

ęś

ciej okre

ciej okre

ś

ś

lane s

lane s

ą

ą

do

do

ś

ś

wiadczalnie. Otrzymuje si

wiadczalnie. Otrzymuje si

ę

ę

je poprzez „dopasowanie“

je poprzez „dopasowanie“

charakterystyk generowanych przez model do rzeczywistych

charakterystyk generowanych przez model do rzeczywistych

charakterystyk elementu.

charakterystyk elementu.

cs-05/1/(0.0;18.4)/e22_50x3; VBS=0 V; VGS=0,1,2,3,4,5 V

0.0E+0

1.0E-3

2.0E-3

3.0E-3

4.0E-3

5.0E-3

6.0E-3

0

1

2

3

4

5

VDS [V]

ID

[

A

]

LEV=1

LEV=2,VMAX>0

LEV=3,VMAX>0

Model a rzeczywistość

Model a rzeczywistość

Charakterystyki wyjściowe tranzystora NMOS

Charakterystyki wyjściowe tranzystora NMOS

wytworzony w ITE

wytworzony w ITE

o wymiarach kanału W/L = 50/3

o wymiarach kanału W/L = 50/3

μ

μ

m

m

podłoże p-Si

źródło

dren

tlenek polowy

x

j

L

W

kontakt do źródła

bramka

kontakt do drenu

t

ox

n

+

n

+

S

×

(L, W, t

ox

, x

j

)

S

×

(U

T

, U

G

, U

D

)

S

2

×

(UI)

S

3

×

(CU

2

)

S = 0.2

S

U

G

U

D

U

S

U

B

podłoże p-Si

źródło

dren

n

+

n

+

L a t a

1 9 6 0

1 9 7 0

1 9 8 0

1 9 9 0

2 0 0 0

1 0 0

µ

m

1 0

µ

m

1

µ

m

0 . 1

µ

m

1 0 n m

1 n m

0 . 1 n m

1 0 0

µ

m

1 0

µ

m

1

µ

m

0 . 1

µ

m

1 0 n m

1 n m

0 . 1 n m

2 0 1 0

2 0 2 0

2 0 3 0

2 0 4 0

2 0 5 0

R o z m i a r y a t o m o w e ( ? ! )

F

≈

7 - 8 e x p [ - 0 . 1 3 ( R o k - 1 9 7 1 ) ] [

µ

m ]

F ( 2 0 0 1 )

∼

0 . 1 3

µ

m

0 . 1 3

µ

m ( 2 0 0 1 )

S h o c k l e y i i n . ( 1 9 4 7 - 4 8 )

K i l b y , N o y c e ( 1 9 5 8 )

A l f i e r o w , K r o e m e r ( 1 9 6 3 )

E s a k i , J o s e p h s o n , . . ( 1 9 5 8 - 7 3 )

M i k r o e l e k t r o n i k a

N a s

z e n

a d z ie

j e

P r z e w i d y w a n i a
I T R S

H is to

r ia u

k ła d

ó w s

c a lo

n y c

h

N a n o e l e k t r o n i k a , P r z y r z ą d y K w a n t o w e

O b s z a r p r z e j ś c i o w y : C M O S ,
N a n o e l e k t r o n i k a

W

ym

ia

r

ch

ar

ak

te

ry

st

yc

zn

y

F

( I n t e r n a t i o n a l T e c h n o l o g y R o a d m a p

f o r S e m i c o n d u c t o r s )

BIPOLARNEGO

BIPOLARNEGO

Napięcie nasycenia rzędu

Napięcie nasycenia rzędu

dziesiątych części wolta

dziesiątych części wolta

Napięcie maksymalne (UCEmax)

Napięcie maksymalne (UCEmax)

nawet do 2kV

nawet do 2kV

Duża wartość transkonduktancji

Duża wartość transkonduktancji

Odporność na zakłócenia polem

Odporność na zakłócenia polem

POLOWEGO

POLOWEGO

Bardzo duża impedancja wejściowa

Bardzo duża impedancja wejściowa

Małe szumy

Małe szumy

Mały pobór mocy (różnica kilku rzędów

Mały pobór mocy (różnica kilku rzędów

w stosunku do bipolarnych)

w stosunku do bipolarnych)

Sterowanie napięciem (mała moc

Sterowanie napięciem (mała moc

wejściowa)

wejściowa)

Łatwość stosowania w technologiach

Łatwość stosowania w technologiach

układów scalonych

układów scalonych

Zalety tranzystora

Zalety tranzystora

Model powinien być tak

Model powinien być tak

prosty, jak to możliwe,

prosty, jak to możliwe,

ale nie prostszy.

ale nie prostszy.

wykład przygotowany na podstawie materiałów prof. A. Jakubowskiego (PW) za zgodą autora

wykład przygotowany na podstawie materiałów prof. A. Jakubowskiego (PW) za zgodą autora

Si Substrate (p)

SiO

2

Field Oxide (Thick Oxide)

Oxidation (Layering)

Oxide etching (Patterning)

Tranzystor NMOS - technologia

Tranzystor NMOS - technologia

Polysilicon etching (Patterning)

SiO

2

Gate Oxide (Thin Oxide)

Polysilicon deposition (Layering)

Oxidation (Layering)

Tranzystor NMOS - technologia

Tranzystor NMOS - technologia

Oxide etching (Patterning)

Ion implantation (Doping)

Oxidation (Layering)

SiO

2

Insulated Oxide

n type

n

+

n

+

n

+

n

+

Tranzystor NMOS - technologia

Tranzystor NMOS - technologia

Al evaporation

Oxide etching (Patterning)

Metal deposition (Layering)

Metal etching (Patterning)

Contact windows

n

+

n

+

n

+

n

+

n

+

n

+

S

D

G

Si Substrate (p)

Tranzystor NMOS - technologia

Tranzystor NMOS - technologia

Process starts with a moderately doped (10

15

cm

-3

) p-type substrate (wafer)

An initial oxide layer is grown on the entire surface (barrier oxide)

SiO

2

Si (p)

Inwerter CMOS - technologia

Inwerter CMOS - technologia

1. n-Well mask - defines the n-Well regions

Pattern the oxide

Implant n-type impurity atoms (phosphorus) - 10

16

cm

-3

Drive-in the impurities (vertical but also lateral redistribution - limits the density )

n-well

SiO

2

Si (p)

Inwerter CMOS - technologia

Inwerter CMOS - technologia

2. Active area mask - define the regions in which MOS devices will be created

LOCOS process to isolate NMOS and PMOS transistors

lateral penetration of bird’s beak region ~ oxide thickness

channel stop p

+

implants (boron)

Grow gate oxide (dry oxidation) - only in the open area of active region

n-well

SiO

2

Si (p)

p

+

Gate oxide

Inwerter CMOS - technologia

Inwerter CMOS - technologia

3. Polysilicon mask - define the gates of the MOS transistors

Polysilicon is deposited over the entire wafer (CVD process) and doped (typically n-type)

Pattern the polysilicon in the dry (plasma) etching process

Etch the gate oxide

n-well

SiO

2

Si (p)

p

+

Polysilicon gate

Inwerter CMOS - technologia

Inwerter CMOS - technologia

4. n-Select mask - define the n

+

source/drain regions of NMOS transistors

Define an ohmic contact to the n-well

Implant n-type impurity atoms (arsenic)

Polisilicon layer protects transistor channel regions from the arsenic dopant

n

+

n

+

n

+

n-well

SiO

2

D

S

Si (p)

p

+

n-well ohmic contact

Inwerter CMOS - technologia

Inwerter CMOS - technologia

5. Complement of the n-select mask - define the p

+

source/drain regions of PMOS transistors

Define the ohmic contacts to the substrate

Implant p-type impurity atoms (boron)

Polisilicon layer protects transistor channel regions from the boron dopant

n

+

n

+

n

+

p

+

p

+

n-well

SiO

2

D

D

S

S

p

+

Si (p)

p

+

substrate ohmic contact

Inwerter CMOS - technologia

Inwerter CMOS - technologia

5. Complement of the n-select mask - define the p

+

source/drain regions of PMOS transistors

Define the ohmic contacts to the substrate

Implant p-type impurity atoms (boron)

Polisilicon layer protects transistor channel regions from the boron dopant

n

+

n

+

n

+

p

+

p

+

n-well

SiO

2

D

D

S

S

p

+

Si (p)

p

+

substrate ohmic contact

Inwerter CMOS - technologia

Inwerter CMOS - technologia

6. Contact mask - define the contact cuts in the insulating layer

•

Contacts to polysilicon must be made outside the gate region (avoid metal spikes through the poly

and the thin gate oxide)

n

+

n

+

n

+

p

+

p

+

SiO

2

n-well

SiO

2

D

D

S

S

p

+

Si (p)

p

+

Contact window

Inwerter CMOS - technologia

Inwerter CMOS - technologia

7. Metallization mask - define the interconnection pattern

Aluminum is deposited over the entire wafer (evaporation) and selectively etched

The step coverage in this process is most critical (nonplanarity of the wafer surface)

n

+

n

+

n

+

p

+

p

+

SiO

2

n-well

SiO

2

Metal

D

D

S

S

p

+

Si (p)

p

+

The final step: the entire surface is passivated (overglass layer)

Protect the surface from contaminants and scratches

Than opening are etched to the bond pads to allow for wire bonding

GND

V

DD

Out

In

Poly

n

+

n

+

n

+

p

+

p

+

SiO

2

n-well

SiO

2

Metal

D

Gate oxide

N-channel transistor

P-channel transistor

D

S

S

p

+

Si (p)

p

+

In

GND

V

DD

Out

Inwerter CMOS - technologia

Inwerter CMOS - technologia

S

G

Wejście

D

+ V

DD

D

S

G

Wyjście

pMOSFET

nMOSFET

- V

SS

Inwerter CMOS - schemat

Inwerter CMOS - schemat