Wykład 1

Typowy proces kodesignu

Prawo Moore'a

Wykład 2

Podstawowe przerzutniki (RS, D, JK, T): tablice funkcjonalne, tablice wzbudzeń

Tworzenie układów sekwencyjnych synchronicznych z opisu zadanego tablicą funkcjonalną.

Konwersje przerzutników (JK w D, T w JK itd. - nie na pamięć, ale umiejętność przekształcenia)

Liczniki asynchroniczne

Rejestry szeregowe i równoległe

Wykład 3

Kodowanie stanów

Kodowanie one-hot

Różnica między automatem Moore'a a automatem Mealy'ego

Konwersja między automatem Moore'a a automatem Mealy'ego

Konwersja między automatem Mealy'ego a automatem Moore'a

Wykład 4

Część sterująca i operacyjna systemu cyfrowego

Algorytmiczna maszyna stanów - ASM

Podstawowe bloki ASM (ang. ASM box)

Blok ASM (ang. ASM block)

Konwersja ASM na FSM

Operacje rejestrowe

Implementacja ścieżki danych ASM

Wykład 5

Układy cyfrowe typu full-custom i semi-custom

Układy programowalne

Układy PLA; realizacja funkcji na układach PLA

Układy PAL; realizacja funkcji na układach PAL

Bramki trójstanowe

Rozumienie budowy układu PAL 16L8

Rozumienie budowy układu PAL 16R8

Rozumienie budowy układu PLD 22V10 - budowa makrokomórki

Podstawowe parametry czasowe

Układy CPLD

Układy FPGA

Komórki FPGA oparte na MUX

Komórki FPGA oparte na LUT

Wykład 6

Encja w VHDL

Architektura w VHDL

Trzy typy modeli w VHDL

Wyrażenia sekwencyjne w VHDL

Wyrażenia współbieżne w VHDL

Instrukcja wait w VHDL

Lista czułości procesów w VHDL

Wykład 7:

Komponenty w VHDL

Opóźnienie inercyjne a opóźnienie transportowe

Klauzula generic

Sygnały a zmienne

Wybrane atrybuty sygnałów (stable, event, last_event, last_value)

Rezolucja

---