Wykonanie: Krakowian Konrad 140059 Rakowski Bartosz 140116

mgr inż. A. Sterna Poniedziałek, godz. 15.15 13.03.2006r.

Sprawozdanie nr 2

UKŁADY KOMBINACYJNE

1. Cel ćwiczenia

Ćwiczenie ma na celu praktyczne zapoznanie z budową, działaniem, właściwościami oraz syntezą podstawowych układów kombinacyjnych, takich jak: subtraktor i sumator.

2. Program ćwiczenia:

1. Zaprojektować subtraktor NAND

Tabela przejść:

ai	bi	pi	si	pi-1
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Określenie i minimalizacja funkcji logicznych:

	pi
ai bi		0	1
	00	0	1
	01	1	1
	11	0	1
	10	0	0

	pi
ai bi		0	1
	00	0	1
	01	1	0
	11	0	1
	10	1	0

s_i p_i-1

s_i = a'_i b'_i p_i + a'_i b_i p'_i + a_i b_i p_i + a_i b'_i p'_i = a_i
b_i
p_i

p_i-1 = a'_i b_i + a'_i p_i + b_i p_i

Układ logiczny subtraktora:

Układ logiczny subtraktora NAND:

2.2 Suma/XOR wybór linią sterującą

Tabela prawdy dla bramki XOR:

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

Tabela prawdy dla sumy XOR 3 bit:

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Określenie i minimalizacja funkcji logicznych:

	BC
A		00	01	11	10
	0	0	1	0	1
	1	1	0	1	0

Y = A'B'C + A'BC' + A B'C' + ABC

Układ logiczny :

Powyższy schemat można jednak przedstawić za pomocą dwóch bramek 2 wejściowych XOR połączonych następując :

Tabela prawdy dla bramki OR :

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

Tabela prawdy dla sumy OR 3 bit :

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

Określenie i minimalizacja funkcji logicznych:

	BC
A		00	01	11	10
	0	0	1	1	1
	1	1	1	1	1

Y = A + B + C

Układ sumy OR 3 bit zrealizowany na bramkach OR 2 wejściowych :

Linię sterującą, która umożliwi wybór pomiędzy sumą XOR a sumą OR, zrealizujemy na podstawie multipleksera 1bitowego. Jego tabele prawdy i schemat przedstawimy poniżej :

Tabela prawdy:

A	Wyjście
0	X1
1	X2

X1 - odczyt z wyjścia sumy XOR

X2 - odczyt z wyjścia sumy OR

F = A'X1 + AX2

Schemat multipleksera :

Schemat układu realizującego sumę 3 bit XOR lub OR za pomocą linii sterującej :

Schemat zrealizowany za pomocą bramek NAND i XOR :

3. Uwagi i wnioski:

Układ subtraktora jest układem realizującym odejmowanie dwu liczb binarnych. Subtraktor można nazwać pewnym przypadkiem sumatora ze zmiana ai na ai` w funkcji pożyczki. Układy wielobitowe subtraktorów budowane są analogicznie jak odpowiednie sumatory. Praktycznie do budowy wielobitowych układów odejmujących wykorzystuje się scalone sumatory uzupełnione dodatkowymi układami wejściowymi, wyjściowymi i generującymi znak wyniku.

Układ zrealizowany do porównywania dwóch sum jako taki nie ma zastosowania, jednak bramka XOR ma zastosowanie do sprawdzania bitu parzystości w różnorodnych układach kombinacyjnych, jak również przy przesyłaniu danych (np. szeregowe przesyłanie danych, każda informacja zakończona jest bitem parzystości).

Każdy układ złożony z podstawowych bramek logicznych można zastąpić układem zbudowanym z bramek NAND. Jest to korzystniejsze rozwiązanie, ponieważ koszty produkcji są niższe. Właśnie takie rozwiązania stosuje się w praktyce.

8

---