Sprawozdanie z laboratorium elektroniki w Zakładzie Urządzeń Elektrycznych i Architektury Komputerowej

Temat: Badanie rejestrów scalonych.

Sprawozdanie wykonała: Ewa Piotrowska

Rok I, gr. II iz17/ I zespół

Data:

Ocena:

Podpis:

1. Celem ćwiczenia jest poznanie budowy i działania rejestrów scalonych, ich możliwości i różnych zastosowań w technice cyfrowej.

2. Przeprowadzić sprawdzenie działania rejestru scalonego 74194 podając tablice działania oraz przebiegi czasowe dla następujących wariantów:

0x01 graphic

S0, S1 - wejścia strujące trybem pracy

P0 do P3 - wejścia równoległe

DSR - wejście szeregowe przesuwu w prawo

DSL - wejście szeregowe przesuwu w lewo

CP - wejście sygnału taktującego

MR - wejście zerujące (aktywowane przez „0”)

0x08 graphic
Q0 do Q3 - wyjścia równoległe

Stan wstrzymywania MR = 0 Zerowanie

Przesuwanie w prawo MR = 1 Tryb pracy układu

Przesuwanie w lewo

Odczyt z wejść równoległych

Wejście resetujące MR i taktujące CP podłącza się do przycisków PULSAR SWITCHES. Podłącznie CP do PS_A zapewnia, że zostanie wygenerowany sygnał o zboczu narastającym, na które reaguje rejestr. Podłączając MR do PS_B na wejściu otrzymuje się poziom wysoki, co odpowiada utrzymaniem układu w trybie pracy. Naciśnięcie PS_B, czyli podanie „0” spowoduje wyzerowanie wyjść.

0x08 graphic

Ustawienie informacji na wejściach równoległych

Przepisanie informacji z wejścia równoległego na wyjście równoległe

Tabela 2. Przesuwanie jedynki ustawionej równolegle w prawo

0x08 graphic
Początkowe ustawienia

Równoległe wpisywanie informacji

Przesuwanie w prawo z uzupełnieniem „0”

Równoległe wpisywanie informacji

Przesuwanie w prawo z uzupełnieniem „1”

Przy takich ustawieniach sygnał DSL nie wpływa na wyjścia układu, nie ma go więc w tabeli.

a w lewo DSL z Q0

Przesuwanie 1100 ustawionej równolegle w prawo.

0x01 graphic

Rejestr pierścieniowy zaliczany jest do grupy rejestrów liczących. Uzyskuje się go przez podłączenie jednego ze skrajnych wyjść równoległych z jednym z wejść szeregowych zależnie od kierunku przesuwu informacji. Przesów w prawo, Q3 łączy się z DRS, po każdym cyklu zegara przesunięta informacja zostaje uzupełniona o stan na Q3. Przesów w lewo, DSL łączy się z Q0, a przesunięta informacja uzupełniana jest o stan z Q0. Ponieważ rejestr jest 4-bitowy, zapętlona informacja powtarza się co 4 takty.

0x08 graphic
Tabela 3. Przesuwanie 1100 ustawionej równolegle w prawo.

Początkowe ustawienia

Równoległe wpisywanie informacji

Przesuwanie w prawo z uzupełnieniem o stan z Q3

Nie uwzględnia się sygnału DSL w tabeli, ponieważ nie ma on wpływu na wyjścia układu.

Przesuwanie 1100 ustawionej równolegle w lewo.

0x01 graphic

Tabela 3. Przesuwanie 1100 ustawionej równolegle w lewo.

0x08 graphic

Początkowe ustawienia

Równoległe wpisywanie informacji

Przesuwanie w lewo z uzupełnieniem o stan z Q0

Nie uwzględnia się sygnału DSR w tabeli, ponieważ nie ma on wpływu na wyjścia układu.