Wykonanie: Krakowian Konrad 140059 Rakowski Bartosz 140116

mgr inż. A. Sterna Poniedziałek, godz. 15.15 20.03.2006r.

Sprawozdanie nr 4

UKŁADY SEKWENCYJNE

1. Cel ćwiczenia

Celem ćwiczenia jest zapoznanie się z podstawowymi elementami sekwencyjnych układów logicznych (przerzutnikami) oraz metodami syntezy złożonych układów sekwencyjnych

2. Program ćwiczenia:

1. Zaprojektować 3-bitowy rejestr przesuwny z wpisem równoległym:

Przerzutnik synchroniczny typu D:

Tablica charakterystyczna:

D	Qn+1
0	1
1	1

Gdy R'=S'=1

Tablica stanów:

Qn	D	Qn+1
0	0	0
0	1	1
1	0	0
1	1	1

Tablica Karnauhga:

	Qn
D		0	1
	0	0	0
	1	1	1

Ustawienie przerzutnika:

SET			Dana		Wpis
0			0		1
0			1		1
1			0		1
1			1		0
	Dana
SET			0	1
	0		1	1
	1		1	0

Wpis = SET' + Dana'

Schemat układu:

2. Zaprojektować pamięć 2x2 bity na przerzutnikach RS

Przerzutnik synchroniczny RS:

Tablica charakterystyczna:

S	R	Qn+1
0	0	Qn
0	1	0
1	0	1
1	1	-

Tablica stanów:

Qn	S	R	Qn+1
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	-
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	-

Tablica Karnauhga:

	Qn
SR		0	1
	00	0	1
	01	0	0
	11	-	-
	10	1	1

Tablica wzbudzeń:

Qn	Qn+1	S	R
0	0	0	-
0	1	1	0
1	0	0	1
1	1	-	0

Schemat układu:

3. Uwagi i wnioski:

Wprowadzenie równoległe informacji do rejestru odbywa się najczęściej za pomocą wejścia ustawiającego i resetującego przerzutnika. Informacja wyjściowa jest dostępna na wyjściach Q przerzutników. W naszym rejestrze nie jest wymagane kasowanie przerzutników ponieważ za każdym razem do rejestru wpisywane jest całe słowo pojawiające się na wej. równoległym. Informacja ta jest wpisywana do rejestru tylko podczas wysokiego stanu sygnału zezwalającego. Nasz rejestr umożliwiał także przesuwanie wprowadzonej informacji. Za każdym razem wprowadzając informację równolegle rejestr jest automatycznie resetowany, a następnie ustawiany, do tego celu została wykorzystana bramka NOT.

Układ zaprojektowany przez nas zalicza się do półprzewodnikowych pamięci odczyt-zapis, zwany również pamięcią o dostępie bezpośrednim inaczej RAM. Pamięci te charakteryzują się tym iż czas dostępu do komórek pamięci jest niezależny od adresu. W naszym układzie zapis do pamięci odbywa się przy stanie wysokim. Zmiana stanu na niski umożliwia zmianę adresu bez utraty informacji w komórce pamięci. Odczyt informacji z poszczególnych komórek jest wyświetlany za pomocą dwóch diod, dzięki zastosowanemu systemu multipleksera. Podobnie odbywa się odczyt danych w innych urządzeniach, wszystkie komórki pamięci podłączone są do wspólnej magistrali danych.

1