Numer ćw.: |
Nazwa wydziału: |
Ocena: |
21 |
Wydział Inżynierii i Technologii Chemicznej |
|
Grupa stud. / grupa lab. |
|
|
22/Ch-18 |
Nazwa przedmiotu: |
|
Data wykonania ćw.: |
Elektrotechnika |
|
13/1/10 |
Temat ćw: |
Podpis: |
Data oddania sprawozdania: |
Badanie układów arytmetyczno-logicznych (półsumator, sumator, układ odejmowania) |
|
20/01/11 |
|
|
Skład zespołu (podkreślić osobę odpowiedzialna za wykonanie sprawozdania) |
|
|
Niezgoda Ilona Rui Gomes
|
|
|
Polecenie: Zaprojektować układ dodający dwie liczby 1-bitowe przy użyciu bramek NAND
Cel: poznanie możliwość realizacji dodawania na jednym typie bramek i prawie de Morgana.
Sumator jest to cyfrowy układ kombinacyjny, który wykonuje operacje dodawania dwóch (lub więcej) liczb dwójkowych.
A |
B |
P |
Sn |
Pn+1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Sn
|
0 |
1 |
00 |
0 |
1 |
01 |
1 |
0 |
11 |
0 |
1 |
10 |
1 |
0 |
Pn+1
|
0 |
1 |
00 |
0 |
0 |
01 |
0 |
1 |
11 |
1 |
1 |
10 |
0 |
1 |
Sn= An*Bn*Pn+An*Bn*Pn+An*Bn*Pn
Pn+1=An*Bn+Bn*Pn+An*Pn
Sn= An*Bn *Pn+An*Bn*Pn+An*Bn*Pn+An*Bn*Pn+An*Bn*Pn
Pn+1= An*Bn+Bn*Pn+An*Pn
Sn=An*Bn*Pn*An*Bn*Pn *An*Bn*Pn*An*Bn*Pn
Pn+1= An*Bn+Bn*Pn+An*Pn
Układ odejmując :
Wnioski:
Bramki NAND wykorzystywane są - obok bramek NOR - w pamięciach flash. W stosunku do pamięci NOR pamięć NAND ma krótszy czas zapisu i kasowania, większą gęstość upakowania danych, korzystniejszy stosunek kosztu pamięci do jej pojemności oraz dziesięciokrotnie większą wytrzymałość. Więc układ dodający będzie szybszy niz. wykonany na multiplekserach.
Wyszukiwarka