SPIS ZADAŃ

Egzaminy

Egzaminy

Egzamin warunkowy - poprawkowy 1995-02-xx

Zad. 1. Zaprojektować układ kombinacyjny o czterech wejściach A₀, A₁, B₀, B₁ i dwóch wyjściach Y₀ i Y₁. Układ powinien porównywać podawane na jego wejścia dwie liczby dwubitowe A₁A₀ i B₁B₀, a na jego wyjściach Y₁Y₀ winna pojawiać się większa z tych liczb (lub w przypadku równości liczb wejściowych - dowolna z nich ). Należy utworzyć tablice prawdy dla funkcji wyjściowych układu. Minimalizację funkcji przeprowadzić metodą tablic Karnaugha. Podać schemat logiczny układu wykorzystując bramki AND,OR i NOT.

Zad. 2. Zaprojektować i zrealizować przy pomocy dowolnych bramek logicznych dekoder naturalnego 3-bitowego kodu dwójkowego na kod „1 z 8”.

Zad. 3. Dysponując multiplekserami posiadającymi 4 wejścia informacyjne oraz wejście strobujące zrealizować strobowany multiplekser piramidalny posiadający 16 wejść informacyjnych.

Zad. 4. Dysponując przerzutnikami synchronicznymi typu D oraz dowolnymi bramkami logicznymi zaprojektować synchroniczną dekadę liczącą w kodzie Gray'a (czyli synchroniczny licznik modulo 10 liczący w kodzie Gray'a). Należy określić tablicę przejść układu, podać graf opisujący jego działanie, przeprowadzić minimalizację funkcji opisujących układ oraz narysować schemat logiczny układu.

Zad. 5. Podać schematy ideowe i omówić zasadę działania bramki NOT i bramki NOR wykonanych technologią CMOS.

Technika Cyfrowa - Egzamin poprawkowy 1995-09-06

Zad. 1. Dane są dwie funkcje 4 zmiennych:

Y₁ = f₁(X₁,X₂,X₃,X₄) = (0,1,3,7,9,11,15)

Y₂ = f₂(X₁,X₂,X₃,X₄) = (1,3,5,8,9,10,11,13)

Stosując metodę tablic Karnaugha przeprowadzić minimalizację obu tych funkcji, a następnie wyznaczyć postać minimalną funkcji Y₃ = Y₁*Y₂.

Zad. 2. Wyjaśnić pojęcia: licznik binarny, licznik dziesiętny, rejestr przesuwający, licznik rewersyjny, licznik pierścieniowy. Należy podać definicję tych bloków oraz opisać występujące w nich sygnały wejściowe i wyjściowe.

Zad. 3. Zaprojektować i zrealizować na przerzutnikach typu D synchroniczny układ sekwencyjny sygnalizujący 1-ką na wyjściu, że w ciągu wejściowym wystąpiła sekwencja 110. Należy podać graf układu i jego schemat logiczny.

Zad. 4. Podać schematy ideowe i omówić zasadę działania bramki NAND i bramki NOR wykonanych technologią CMOS.

Zad. 5. Wykorzystując przerzutniki monostabilne 74121 oraz dowolne bramki logiczne zaprojektować selektor impulsów, czyli układ generujący na wyjściu impuls o stałym czasie trwania T₁ wtedy i tylko wtedy gdy czas T trwania impulsu wejściowego selektora jest mniejszy od czasu T₂. (T₁ i T₂ są to stałe parametry selektora impulsów.)

Egzamin z Techniki Cyfrowej 1996-10-17

Zad.1. Zaprojektować układ kombinacyjny o czterech wejściach A₀, A₁, B₀, B₁ i dwóch wyjściach Y₀ i Y₁. Układ winien porównywać podawane na jego wejścia dwie liczby dwubitowe A₁A₀ i B₁B₀, a na jego wyjściach Y₁ Y₀ winna pojawiać się mniejsza z tych liczb (lub w przypadku równości liczb wejściowych - dowolna z nich). Układ należy zrealizować wykorzystując dwa multipleksery 8/1 i w razie potrzeby bramki typu NOT.

Zad. 2. Podać schemat i na jego podstawie omówić charakterystykę przejściową bramki TTL typu NOT.

Zad. 3. Zaprojektować licznik do sterowania wyświetlaczem w „stoperze” elektronicznym. Należy przyjąć, że dysponuje się dziesiętnymi licznikami scalonymi UCY 7490 oraz dowolnymi bramkami logicznymi. Na wejście licznika podawane są impulsy o częstotliwości 1 Hz, zaś licznik posiadać ma cztery wyjścia w kodzie BCD, na których ukazywać się mają:

• jednostki sekund,

• dziesiątki sekund,

• jednostki minut,

• dziesiątki minut.

W układzie należy przewidzieć dodatkowo dwa wejścia binarne:

• wejście zerujące cały licznik,

• wejście zatrzymujące proces zliczania czasu.

[Tu był rysunek z układem 7490, ale nie było go w pliku.]

Zad. 4. Podać schematy ideowe i omówić zasadę działania bramki NOT i klucza dwukierunkowego wykonanych technologią CMOS.

Zad. 5. Dysponując przerzutnikami CMOS typu 5428B i w razie potrzeby dowolnymi bramkami logicznymi zaprojektować generator przebiegów prostokątnych o wypełnieniu 1/3 kluczowany sygnałem S wg zasady:

• S = 0 - generacja przebiegu prostokątnego,

• S = 1 - wyłączenie generacji.

Technika Cyfrowa - Egzamin poprawkowy 1996-11-07

Zad. 1. Zaprojektować i zrealizować przy pomocy dowolnych bramek logicznych dekoder naturalnego 3-bitowego kodu dwójkowego na kod „1 z 8”.

Zad. 2. Omówić zasady działania znanych przerzutników synchronicznych. Podać tablice wzbudzeń i grafy opisujące działanie tych przerzutników.

Zad. 3. Opracować schemat logiczny asynchronicznego licznika modulo 13 zliczającego w naturalnym kodzie dwójkowym. Licznik należy zrealizować przy pomocy przerzutników JK-MS oraz dowolnych bramek logicznych. W przerzutnikach można wykorzystać wejścia ustawiające S i R.

Zad. 4. Omówić problemy występujące przy współpracy układów typu TTL i CMOS i podać sposób rozwiązywania tych problemów. Rozpatrzyć połączenia TTL → CMOS i CMOS → TTL, zakładając, że zasilanie obu części układu jest jednakowe i wynosi +5V.

Zad. 5. Wykorzystując przerzutniki monostabilne 74123 oraz dowolne bramki logiczne zaprojektować selektor impulsów, czyli układ generujący na wyjściu impuls o stałym czasie trwania T₁ wtedy i tylko wtedy gdy czas T trwania impulsu wejściowego selektora jest większy od czasu T₂. (T₁ i T₂ są to stałe parametry selektora impulsów.)

Egzamin poprawkowy z Techniki Cyfrowej 1998-09-29

Zad. 1. Funkcję F(A,B,C,D)=BCD+AC+BC+AD zrealizować na dwa sposoby w oparciu o:

• multiplekser o dwóch wejściach adresowych,

• multiplekser o trzech wejściach adresowych.

W obu przypadkach dodatkowo można użyć dowolne bramki logiczne.

Zad. 2. Omówić zasady działania znanych przerzutników synchronicznych. Podać tablice wzbudzeń i grafy opisujące działanie tych przerzutników.

Zad. 3. Wyjaśnić pojęcia: licznik binarny, licznik dziesiętny, rejestr przesuwający, licznik rewersyjny, licznik pierścieniowy. Należy podać definicję tych bloków oraz opisać występujące w nich sygnały wejściowe i wyjściowe.

Zad. 4. Wykorzystując układy 7493 (licznik binarny modulo 2*8=16) oraz dowolne bramki logiczne zaprojektować licznik modulo 70 liczący w kodzie BCD. Układ należy dodatkowo wyposażyć w niezależne wejścia sterujące:

• Start,

• Stop,

• Zewnętrzne zerowanie.

Zad. 5. Wykorzystując układ 74121 oraz dowolne bramki logiczne zaprojektować układ, który po upływie czasu T1 od momentu wystąpienia zbocza opadającego w sygnale wejściowym wytworzy na swoim wyjściu impuls o czasie trwania T2. Uzasadnić wybór projektu i narysować przebiegi czasowe na wyjściach zastosowanych układów.

Egzamin z Techniki Cyfrowej 1999-06-23

Zad. 1. Zaprojektować układ kombinacyjny generujący na wyjściu jedynkę logiczną wtedy i tylko wtedy, gdy czterobitowa liczba N w naturalnym kodzie dwójkowym podawana na jego cztery wejścia spełnia warunek 0 ≤ N ≤ 6. Układ należy zrealizować przy pomocy bramek NAND.

Zad. 2. Omówić napięciową charakterystykę przejściową standardowej bramki TTL typu NOT. Podać wartości statycznych parametrów napięciowych na wejściu i wyjściu takiej bramki.

Zad. 3. Wyjaśnić pojęcia koder, dekoder, multiplekser, demultiplekser. Należy podać opis tych bloków, ich przeznaczenie oraz opis występujących w nich sygnałów wejściowych i wyjściowych.

Zad. 4. Zaprojektować synchroniczny rewersyjny licznik binarny modulo 3. Licznik winien posiadać wejście zliczanych impulsów (C) oraz wejście sterujące kierunkiem liczenia (S). Wartość S=1 ma powodować liczenie do przodu, zaś wartość S=0 ma powodować liczenie do tyłu. Licznik należy zaprojektować wykorzystując przerzutniki typu D oraz bramki typu NOT, AND i OR o dowolnej ilości wejść.

Zad. 5. Zaprojektować schemat logiczny układu sterującego cyklicznym włączaniem segmentów reklamy świetlnej. Reklama składa się z trzech niezależnie zasilanych segmentów X, Y i Z. Należy przyjąć, że układ sterujący taktowany będzie z zewnętrznego zegara o częstotliwości 1 Hz. Pełny cykl pracy reklamy wynosi 3 sekundy i składa się z trzech 1-sekundowych faz, w których kolejno:

• przez 1 sekundę świecą równocześnie segmenty X i Y,

• przez 1 sekundę świecą równocześnie segmenty Y i Z,

• przez 1 sekundę świecą równocześnie segmenty X i Z.

Należy przedstawić (opisać) tok rozumowania prowadzący do rozwiązania tego zadania.

Egzamin poprawkowy z Techniki Cyfrowej 1999-10-16

Zad. 1. Omówić zasady działania znanych przerzutników synchronicznych. Należy podać definicję, tablicę wzbudzeń i graf opisujący działanie tych przerzutników.

Zad. 2. Zaprojektować i zrealizować przy pomocy dowolnych bramek logicznych dekoder naturalnego 3-bitowego kodu dwójkowego na kod „1 z 8”.

Zad. 3. „Stoper”

Zad. 4. Zaprojektować układ generujący bit parzystości Y podczas równoległego przesyłania czterech bitów informacyjnych X1, X2, X3 i X4. Do realizacji układu należy wykorzystać multiplekser o 8 wejściach informacyjnych i 3 wejściach adresowych oraz w razie potrzeby minimalną ilość dowolnych bramek logicznych.

Zad. 5. Zaprojektować i zrealizować przy pomocy przerzutników JK i dowolnych bramek logicznych układ sekwencyjny sygnalizujący 1-ką na wyjściu, że w ciągu wejściowym wystąpiła sekwencja 101. Należy podać graf układu i jego schemat logiczny.

Egzamin „warunkowy” z Techniki Cyfrowej 1999-11-27

Zad. 1. Zaprojektować 3-wejściowy układ większościowy, tzn. układ dający na wyjściu sygnał logiczny 1, jeżeli co najmniej na dwóch dowolnych jego wejściach występuje wartość logiczna 1. Układ należy zrealizować przy pomocy bramek logicznych NOR.

Zad. 2. Wyjaśnić pojęcia sumator, komparator, układ generowania bitu parzystości, układ kontroli parzystości. Należy podać określenie tych układów oraz opisać występujące w nich sygnały wejściowe i wyjściowe.

Zad. 3. Zaprojektować asynchroniczny licznik binarny liczący modulo 5. Licznik należy zaprojektować wykorzystując przerzutniki synchroniczne typu JK posiadające dodatkowe asynchroniczne wejścia ustawiające R i S oraz wykorzystując bramki typu NOT, AND i OR o dowolnej ilości wejść.

Zad. 4. Podać schematy ideowe i omówić zasadę działania bramek NAND i NOR wykonanych w technologii CMOS.

Zad. 5. Zaprojektować generator pojedynczego impulsu o stałym czasie trwania T wykorzystując przerzutniki monostabilne 74123 oraz dwuwejściowe bramki NAND. Układ winien być wyzwalany ujemnym zboczem sygnału wejściowego. (Uwaga: należy układ zabezpieczyć przed przedłużaniem impulsu wyjściowego w przypadku gdyby następne zbocze wyzwalające pojawiło się przed upłynięciem czasu T bowiem przerzutnik 74123 posiada własność Retriggerable.)

Egzamin z Techniki Cyfrowej 2000-07-19

Zad. 1. W banku jest kasa pancerna, do której klucze mają dyrektor (D) i trzech kierowników (K1, K2, K3). Kasę można otworzyć:

• w dni robocze (R) kluczami dwóch spośród trzech kierowników lub kluczem dyrektora,

• w niedzielę (S) kluczami wszystkich trzech kierowników lub kluczem dyrektora,

• w nocy (N) konieczne są wszystkie cztery klucze.

Zakładając, że dostępne są potrzebne sygnały D, K1, K2, K3, R, S, i N należy zaprojektować układ sterujący zamkiem kasy.

Zad. 2. Omówić napięciową charakterystykę przejściową bramki TTL typu NOT. Podać wartości statycznych parametrów napięciowych na wejściu i wyjściu takiej bramki.

Zad. 3. Wyjaśnić następujące pojęcia: przerzutnik monostabilny, przerzutnik bistabilny, przerzutnik astabilny oraz w miarę możliwości podać synonimy tych pojęć. Dorysować na rysunku przebieg czasowy zmiennej Q przerzutnika JK-MS dla zadanych przebiegów czasowych na wejściach J i K.

[Był rysunek do tego zadania, ale nie było go w pliku.]

Zad. 4. Zaprojektować synchroniczny rewersyjny licznik binarny modulo 4. Licznik winien posiadać wejście zliczanych impulsów (C) oraz wejście sterujące kierunkiem liczenia (K).

K=0 ⇒ liczenie „do przodu”, K=1 ⇒ liczenie „do tyłu”. Licznik należy zrealizować przy pomocy przerzutników D oraz dowolnych bramek w możliwie najmniejszej ilości.

Zad. 5. Dysponując przerzutnikami monostabilnymi UCY 74121 i dowolnymi bramkami logicznymi zaprojektować generator przebiegu prostokątnego o wypełnieniu 1/4. Generator ma być kluczowany sygnałem K wg zasady:

K = 1 - generacja przebiegu prostokątnego,

K = 0 - wyłączenie generacji.

Należy podać przykładowe przebiegi na wyjściach zastosowanych układów.

Egzamin poprawkowy z Techniki Cyfrowej 2000-10-xx

Zad. 1. Zaprojektować układ porównujący dwie liczby dwubitowe A (A₁,A₀) i B (B₁,B₀). Na wyjściu (W) układu powinna pojawiać się jedynka logiczna, jeżeli liczba A jest większa od liczby B. W pozostałych przypadkach na wyjściu układu winno pojawiać się zero logiczne. Należy:

• sformułować funkcję logiczną opisującą układ,

• przeprowadzić minimalizację tej funkcji metodą tablic Karnaugha,

• podać schemat logiczny układu przy wykorzystaniu bramek NOT, AND i OR.

Zad. 2. Wyjaśnić pojęcia: multiplekser, demultiplekser, licznik binarny modulo 8, licznik dziesiętny (dekada). Należy podać określenie tych układów oraz opisać występujące w nich sygnały wejściowe i wyjściowe.

Zad. 3. Wykorzystując multiplekser o 2 wejściach adresowych oraz w razie potrzeby dowolne bramki logiczne zaprojektować układ realizujący następującą funkcję logiczną daną w postaci kanonicznej: F(A,B,C) = ABC + ABC + ABC + ABC

Zad. 4. Podać schematy ideowe i omówić zasadę działania bramek NOT i NOR wykonanych w technologii CMOS. Dla bramki NOT naszkicować charakterystykę przejściową.

Zad. 5. Dysponując przerzutnikami monostabilnymi UCY 74123 i dowolnymi bramkami logicznymi zaprojektować generator przebiegu prostokątnego o wypełnieniu 1/3. Generator ma być kluczowany sygnałem K wg zasady:

K = 1 - generacja przebiegu prostokątnego,

K = 0 - wyłączenie generacji.

Należy naszkicować przebiegi na wyjściach zastosowanych układów.

Egzamin „warunkowy” z Techniki Cyfrowej 2000-11-22

Zad. 1. Zaprojektować układ generujący bit parzystości Y podczas równoległego przesyłania czterech bitów informacyjnych X1, X2, X3 i X4. Do realizacji układu należy wykorzystać multiplekser o 8 wejściach informacyjnych i 3 wejściach adresowych oraz w razie potrzeby bramki NOT i NAND.

Zad. 2. Wyjaśnić pojęcia sumator, komparator, koder, dekoder. Należy podać określenie tych układów oraz opisać występujące w nich sygnały wejściowe i wyjściowe.

Zad. 3. Zaprojektować schemat logiczny układu sterującego cyklicznym włączaniem segmentów reklamy świetlnej. Reklama składa się z trzech niezależnie zasilanych segmentów X, Y i Z. Należy przyjąć, że układ sterujący taktowany będzie z zewnętrznego zegara o częstotliwości 1 Hz. Pełny cykl pracy reklamy wynosi 3 sekundy i składa się z trzech 1-sek. faz, w których kolejno:

• przez 1 sekundę świecą równocześnie segmenty X i Y,

• przez 1 sekundę świecą równocześnie segmenty Y i Z,

• przez 1 sekundę świecą równocześnie segmenty X i Z.

Należy przedstawić (opisać) tok rozumowania prowadzący do rozwiązania tego zadania.

Zad. 4. Mając do dyspozycji liczniki scalone UCY 7490 (dekada kodu BCD) i UCY 7493 (licznik binarny modulo 2*8=16) oraz dowolne bramki logiczne należy zaprojektować następujące liczniki:

1. licznik dziesiętny (liczący w kodzie BCD) modulo 95,

2. licznik binarny (liczący w naturalnym kodzie dwójkowym) modulo 108.

Zad. 5. Wykorzystując przerzutniki monostabilne 74123 oraz dowolne bramki logiczne zaprojektować selektor impulsów, czyli układ generujący na swoim wyjściu impuls o stałym czasie trwania T₁ wtedy i tylko wtedy, gdy czas trwania impulsu wejściowego T jest większy od założonego czasu T₂. (T₁ i T₂ są to stałe parametry selektora impulsów i należy wyraźnie określić od wartości jakich elementów zależą wartości tych parametrów.)

Egzamin z Techniki Cyfrowej 2001-06-26

Zad. 1. Zaprojektować układ generujący bit parzystości Y podczas równoległego przesyłania trzech bitów informacyjnych X1, X2 i X3. Do realizacji układu należy wykorzystać multiplekser o 2 wejściach adresowych i 4 wejściach informacyjnych oraz w razie potrzeby dowolne bramki logiczne.

Zad. 2. Naszkicować i omówić napięciową charakterystykę przejściową standardowej bramki TTL typu NOT. Podać wartości statycznych parametrów napięciowych na wejściu i wyjściu takiej bramki.

Zad. 3. Opracować schemat logiczny asynchronicznego licznika modulo 10 zliczającego w naturalnym kodzie dwójkowym. Licznik należy zrealizować przy pomocy przerzutników JK-MS oraz dowolnych bramek logicznych. W przerzutnikach można wykorzystać zarówno synchroniczne wejścia informacyjne J i K, jak i asynchroniczne wejścia ustawiające S i R.

Zad. 4. Zaprojektować i zrealizować przy pomocy przerzutników typy D i dowolnych bramek logicznych układ sekwencyjny sygnalizujący 1-ką na wyjściu, że w ciągu wejściowym wystąpiła sekwencja 101. Należy podać graf układu i jego schemat logiczny.

Zad. 5. Wykorzystując przerzutniki monostabilne 74121 oraz dowolne bramki logiczne zaprojektować układ opóźniający tylne zbocze impulsu podawanego na jego wejście o czas T₁ (czyli opracować układ przedłużający impuls wejściowy o czas T₁). Należy narysować przebiegi w charakterystycznych punktach układu.

[Były też rysunki do zadań 3 i 5, ale nie było ich w pliku.]

Egzamin poprawkowy z Techniki Cyfrowej 2001-09-28

Zad. 1. Wykorzystując multiplekser o 2 wejściach adresowych i 4 wejściach informacyjnych oraz w razie potrzeby dowolne bramki logiczne zaprojektować układ realizujący następującą funkcję logiczną daną w postaci kanonicznej:

F(A,B,C) = ABC + ABC + ABC + ABC

Zad. 2. Naszkicować i omówić napięciową charakterystykę przejściową standardowej bramki TTL typu NOT. Podać wartości statycznych parametrów napięciowych na wejściu i wyjściu takiej bramki.

Zad. 3. Zaprojektować asynchroniczny binarny licznik modulo 6 liczący w naturalnym kodzie dwójkowym. Licznik należy zaprojektować wykorzystując przerzutniki synchroniczne typu JK posiadające dodatkowe asynchroniczne wejścia ustawiające R i S oraz wykorzystując w razie potrzeby bramki typu NOT, AND i OR o dowolnej ilości wejść.

Zad. 4. Wyjaśnić pojęcia sumator, komparator, układ generowania bitu parzystości, układ kontroli parzystości. Należy podać definicję i przeznaczenie tych układów oraz opisać występujące w nich sygnały wejściowe i wyjściowe.

Zad. 5. Dysponując przerzutnikami monostabilnymi UCY 74123 i dowolnymi bramkami logicznymi zaprojektować generator przebiegu prostokątnego, w którym stosunek czasu trwania impulsu wyjściowego do przerwy między impulsami będzie równy ½. Generator ma być kluczowany sygnałem K wg zasady:

K = 1 - generacja przebiegu prostokątnego,

K = 0 - wyłączenie generacji.

Należy narysować przebiegi na wyjściach zastosowanych układów.

Egzamin poprawkowy z Techniki Cyfrowej 2001-10-12

Zad. 1. Zaprojektować układ porównujący dwie liczby dwubitowe A (A₁,A₀) i B (B₁,B₀). Na wyjściu (W) układu powinna pojawiać się jedynka logiczna, jeżeli liczba A jest większa od liczby B. W pozostałych przypadkach na wyjściu układu winno pojawiać się zero logiczne. Należy:

• sformułować funkcję logiczną opisującą układ,

• przeprowadzić minimalizację tej funkcji metodą tablic Karnaugha,

• podać schemat logiczny układu przy wykorzystaniu bramek NOT, AND i OR.

Zad. 2. Omówić zasady działania znanych przerzutników synchronicznych. Podać tablice wzbudzeń i grafy opisujące działanie tych przerzutników.

Zad. 3. Wykorzystując układy 7493 (licznik binarny modulo 2*8=16) oraz dowolne bramki logiczne zaprojektować licznik modulo 50 liczący w kodzie BCD. Układ należy dodatkowo wyposażyć w niezależne wejścia sterujące:

• Start,

• Stop,

• Zewnętrzne zerowanie.

Zad. 4. Podać schematy ideowe i omówić zasadę działania bramki NOT i bramki NOR wykonanych technologią CMOS.

Zad. 5. Dysponując synchronicznymi przerzutnikami typu D oraz dowolnymi potrzebnymi bramkami logicznymi zaprojektować synchroniczny licznik rewersyjny modulo 3, w którym kierunek liczenia określany jest przez wartość zmiennej X zgodnie z załączonym grafem.

Egzamin „warunkowy” z Techniki Cyfrowej 2001-11-28

Zad. 1. W banku jest kasa pancerna, do której klucze mają dyrektor (D) i trzech kierowników (K1, K2, K3). Kasę można otworzyć:

• w dni robocze (R) kluczami dwóch spośród trzech kierowników lub kluczem dyrektora,

• w niedzielę (S) kluczami wszystkich trzech kierowników lub kluczem dyrektora,

• w nocy (N) konieczne są wszystkie cztery klucze.

Zakładając, że dostępne są potrzebne sygnały D, K1, K2, K3, R, S, i N należy zaprojektować układ sterujący zamkiem kasy.

Zad. 2. Podać schematy ideowe i omówić zasadę działania bramek NOT i NAND wykonanych w technologii CMOS. Dla bramki NOT naszkicować charakterystykę przejściową.

Zad. 3. Wyjaśnić pojęcia: licznik binarny, licznik dziesiętny, rejestr przesuwający, licznik rewersyjny, licznik pierścieniowy. Należy podać definicję tych bloków oraz opisać występujące w nich sygnały wejściowe i wyjściowe.

Zad. 4. Zaprojektować synchroniczny rewersyjny licznik binarny modulo 4. Licznik winien posiadać wejście zliczanych impulsów (C) oraz wejście sterujące kierunkiem liczenia (K).

K=0 ⇒ liczenie „do przodu”, K=1 ⇒ liczenie „do tyłu”. Licznik należy zrealizować przy pomocy przerzutników D oraz dowolnych bramek w możliwie najmniejszej ilości.

Zad. 5. Zaprojektować licznik do sterowania wyświetlaczem w ”stoperze” elektronicznym. Należy przyjąć, że dysponuje się dziesiętnymi licznikami scalonymi UCY 7490 oraz dowolnymi bramkami logicznymi. Na wejście licznika podawane są impulsy o częstotliwości 1 Hz, zaś licznik posiadać ma cztery wyjścia w kodzie BCD, na których ukazywać się mają:

• jednostki sekund,

• dziesiątki sekund,

• jednostki minut,

• dziesiątki minut.

W układzie należy przewidzieć dodatkowo dwa wejścia binarne:

• wejście zerujące cały licznik,

• wejście zatrzymujące proces zliczania czasu.

[Do zadania był dodany rysunek z układem 7490, ale nie było go w pliku.]

Egzamin z Techniki Cyfrowej 2002-02-04

Zad. 1. Wykorzystując multiplekser o 3 wejściach adresowych i 8 wejściach informacyjnych oraz w razie potrzeby dowolne bramki logiczne zaprojektować układ realizujący następującą funkcję logiczną daną w postaci kanonicznej:

F(A,B,C) = ABC + ABC + ABC + ABC

Zad. 2. Omówić zasady działania znanych przerzutników synchronicznych. Podać tablice wzbudzeń i grafy opisujące działanie tych przerzutników.

Zad. 3. Naszkicować i omówić napięciową charakterystykę przejściową standardowej bramki TTL typu NOT. Podać wartości statycznych parametrów napięciowych na wejściu i wyjściu takiej bramki.

Zad. 4. Zaprojektować i zrealizować przy pomocy przerzutników typu D i dowolnych bramek logicznych synchroniczny układ sekwencyjny sygnalizujący 1-ką na wyjściu, że w ciągu wejściowym wystąpiła sekwencja 110. Należy podać graf układu i jego schemat logiczny.

Zad. 5. Mając do dyspozycji liczniki scalone UCY 7490 (dekada kodu BCD) oraz dowolne bramki logiczne należy zaprojektować licznik dziesiętny modulo 24 liczący w kodzie BCD.

Technika Cyfrowa - Egzamin poprawkowy 2002-02-12

Zad. 1. Opracować schemat logiczny dekodera naturalnego 3-bitowego kodu dwójkowego na kod „1 z 8”. Schemat dekodera przedstawić przy pomocy dowolnych bramek logicznych.

Zad. 2. Podać ogólną definicję licznika elektronicznego. Wyjaśnić pojęcia pojemność licznika i długość licznika. Podać indywidualne cechy liczników: binarnego, dziesiętnego, rewersyjnego i pierścieniowego.

Zad. 3. Opracować schemat logiczny asynchronicznego licznika modulo 11 zliczającego w naturalnym kodzie dwójkowym. Licznik należy zrealizować przy pomocy przerzutników JK-MS oraz dowolnych bramek logicznych. W przerzutnikach można wykorzystać wejścia ustawiające S i R.

Zad. 4. Omówić przeznaczenie, zasadę działania i budowę klucza CMOS (nazywanego też bramką transmisyjną albo bramką sprzęgającą).

Zad. 5. Wykorzystując przerzutniki monostabilne 74121 oraz dowolne bramki logiczne zaprojektować selektor impulsów, czyli układ generujący na wyjściu impuls o stałym czasie trwania T₁ wtedy i tylko wtedy, gdy czas T trwania impulsu wejściowego selektora jest większy od czasu T₂. (T₁ i T₂ są to stałe parametry selektora impulsów) Należy zaznaczyć, które elementy bierne służą do określenia wartości parametru T₁, a które do określenia wartości parametru T₂.

Egzamin „warunkowy” z Techniki Cyfrowej 2002-04-09

Zad. 1. Zaprojektować 3-wejściowy układ większościowy, tzn. układ dający na wyjściu sygnał logiczny 1, jeżeli co najmniej na dwóch (dowolnych) jego wejściach występuje wartość logiczna 1. Układ należy zrealizować przy pomocy bramek logicznych NAND o dwóch i trzech wejściach.

Zad. 2. Omówić zasady działania znanych przerzutników synchronicznych. Podać tablice wzbudzeń i grafy opisujące działanie tych przerzutników.

Zad. 3. Naszkicować i omówić napięciową charakterystykę przejściową standardowej bramki TTL typu NOT. Podać wartości statycznych parametrów napięciowych na wejściu i wyjściu takiej bramki.

Zad. 4. Zaprojektować i zrealizować przy pomocy przerzutników typu D i dowolnych bramek logicznych synchroniczny układ sekwencyjny sygnalizujący 1-ką na wyjściu, że w ciągu wejściowym wystąpiła sekwencja 010. Należy podać graf układu i jego schemat logiczny.

Zad. 5. Wykorzystując układ 74123 oraz dowolne bramki logiczne zaprojektować układ, który po upływie czasu T1 od momentu wystąpienia zbocza opadającego w sygnale wejściowym wytworzy na swoim wyjściu impuls o czasie trwania T2. Uzasadnić wybór projektu i narysować przebiegi czasowe na wyjściach zastosowanych układów.

[Był rysunek objaśniający do tego zadania, ale nie było go w pliku.]

Egzamin z Techniki Cyfrowej 2004-02-03

IMIĘ I NAZWISKO: ........................................................................... Specjalność: ..........

Prowadzący zajęcia: KN ......... MR .......... (zaznaczyć)

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Omówić zjawisko hazardu statycznego. Zlikwidować zjawisko hazardu statycznego występującego w układzie realizującym funkcję y (d, c, b, a) = Σ (0,1,2,5,8,10), narysować schemat z wykorzystaniem bramek NAND oraz NOT.

Zad. 2. Podać tabelę stanów układu jak na rysunku oraz określić jego funkcję. Wejścia informacyjne D, C, B, A mają wagi odpowiednio: 8, 4, 2, 1, natomiast wejścia adresowe A, B multipleksera UCY74153 posiadają wagi odpowiednio 1, 2. Ponadto założyć, że wyjścia Z , Y, X, W mają wago odpowiednio: 8, 4, 2, 1.

Odpowiedź:

D	C	B	A	Z	Y	X	W

Zad. 4. Narysować przebiegi czasowe na wyjściach a, b, c, d, e, f układu jak na rysunku. Stałe czasowe zostały również przedstawione na rysunku. Założyć, że T₃ = T₄ = T.

Egzamin poprawkowy z Techniki Cyfrowej 2004-02-13

IMIĘ I NAZWISKO: ........................................................................... Specjalność: ..........

Prowadzący zajęcia: KN ......... MR .......... (zaznaczyć)

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Narysować charakterystykę przejściową (przełączania) oraz poboru prądu zasilania dla bramki NAND TTL oraz CMOS, zaznaczyć punkty charakterystyczne, przedstawić wnioski. Narysować charakterystykę wejściową, wyjściową bramki NAND TTL.

Zad. 2. Podać tabelę stanów układu jak na rysunku. Określić jego funkcję, założyć że wejścia W, X, Y, Z posiadają wagi odpowiednio 1, 2, 4, 8, natomiast J₁, J₂, J₃, J₄ wagi odpowiednio (1, 2, 4, 8)*10⁰ oraz D₁ wagę 1*10¹.

Z	X	Y	W	D1	J4	J3	J2	J1

Zad. 3. Zaprojektować licznik synchroniczny pracujący według następującego grafu:

Do budowy układu należy wykorzystać przerzutniki D oraz dowolne bramki. Bit najmłodszy należy oznaczyć jako Q₁, kolejny jako Q₂ itd., ponadto stany należy zakodować binarnie.

Zad. 4. Zaprojektować licznik modulo 64 pracujący w kodzie ósemkowym. Należy wykorzystać układy UCY7493 (4-bitowy licznik modulo16) oraz dowolne bramki. Układ powinien być wyposażony w niezależne wejścia:

1. start,

2. stop,

3. zewnętrzne zerowanie.

Uzasadnić wybór projektu, np. narysować przebiegi czasowe w najważniejszych punktach układu.

Egzamin z Techniki Cyfrowej 2005-02-08

IMIĘ I NAZWISKO: ........................................................................... Specjalność: ..........

Prowadzący zajęcia: KN ......... MR .......... (zaznaczyć) .................... / max 14 pkt.

Proszę uważnie przeczytać pytania, należy wybrać tylko jedną prawidłową odpowiedź (zaznaczyć kółkiem a, b, c, d lub e), w przypadku zaznaczenia więcej niż jednej odpowiedzi, następuje zaliczenie błędu.

Proszę dołączyć uzasadnienie odpowiedzi!

1. Przerzutnik JK został połączony zgodnie z przedstawionym schematem, założyć że w chwili początkowej został on wyzerowany.

2. Przerzutnik JK został połączony zgodnie z przedstawionym schematem, założyć że w chwili początkowej został on wyzerowany.

3. Rozważ układ realizujący następującą funkcję logiczną:

W strukturze układu, w celu eliminacji możliwości wystąpienia hazardu statycznego, należy wprowadzić następujące dodatkowe składniki:

4. Założyć, że Q₁(0) = Q₂(0) = Q₃(0) = 0, przy czym Q₁, Q₂, Q₃ posiadają odpowiednio wagi 2⁰, 2¹, 2². Układ jest przedstawiony na rysunku jest:

X

Układ

1. zmienia swój stan po każdym opadającym zboczu zegarowym

2. podtrzymuje stan poprzedni

3. przechodzi w stan 0 i w nim pozostaje

4. przechodzi w stan 1 i w nim pozostaje

1 punkt

Układ

1. zmienia swój stan po każdym opadającym zboczu zegarowym

2. podtrzymuje stan poprzedni

3. przechodzi w stan 0 i w nim pozostaje

4. przechodzi w stan 1 i w nim pozostaje

1 punkt

1. 
   

2. 
   

3. 
   

4. 
   

5. żadna z powyższych odpowiedzi nie jest prawidłowa

3 punkty

1. odpowiedzi b, c, d nie są prawdziwe

2. licznikiem modulo 7 zliczającym do przodu

3. licznikiem modulo 6 zliczającym do przodu w kodzie binarnym naturalnym

4. licznikiem modulo 5 zliczającym do przodu w kodzie binarnym naturalnym

3 punkty

5. Jaką funkcję realizuje układ przedstawiony na rysunku?

6. Jaką funkcję realizuje układ przedstawiony na rysunku?

7. Jaką funkcję realizuje układ przedstawiony na rysunku?

8. Jaką funkcję realizuje układ przedstawiony na rysunku?

Punktacja:

50% < 7 ÷ 8,5) 3

60% < 8,5 ÷ 10) 3,5

70% < 10 ÷ 11,5) 4

80% <11,5 ÷ 13) 4,5

90% < 13 ÷ 14) 5

1. odpowiedzi b, c, d nie są prawdziwe

2. NAND

3. XNOR

4. XOR

1 punkt

1. NAND

2. NOR

3. XNOR

4. XOR

1 punkt

1. Y₁ (a, b, c) = Π (2,5,7), Y₂ (c, b, a) = Π (1,3)

Y₃ (a, b, c) = Π (2,3), Y₄ (c, b, a) = Π (6,5)

2. Y₁ (c, b, a) = Π (2,5,7), Y₂ (c, b, a) = Π (1,3)

Y₃ (c, b, a) = Π (2,3), Y₄ (c, b, a) = Π (6,5)

3. Y₁ (c, b, a) = Π (2,5,7), Y₂ (c, b, a) = Π (1,3)

Y₃ (c, b, a) = Π (2,3), Y₄ (a, b, c) = Π (6,5)

4. Y₁ (c, b, a) = Π (2,5,7), Y₂ (a, b, c) = Π (1,3)

Y₃ (c, b, a) = Π (2,3), Y₄ (c, b, a) = Π (6,5)

5. żadna z powyższych odpowiedzi nie jest prawdziwa

1 punkt

1. 
   

2. 
   

3. odpowiedzi a, b, d nie są prawdziwe

4. 
   

3 punkty

Technika Cyfrowa - Egzamin poprawkowy 2005-0_-__

IMIĘ I NAZWISKO: ........................................................................... Specjalność: ..........

Prowadzący zajęcia: KN ......... MR .......... (zaznaczyć)

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Omówić zjawisko hazardu statycznego. Zlikwidować zjawisko hazardu statycznego występującego w układzie realizującym funkcję y (d,c,b,a) = Σ (2,3,6,11,12,13,14,15), narysować schemat z wykorzystaniem bramek NAND oraz NOT.

Zad. 2. Omówić zasadę podłączania niewykorzystywanych wejść bramek NAND. Odpowiedź należy uzasadnić, przedstawić odpowiednie charakterystyki.

Zad. 3. Zaprojektować translator kodu BCD (B₃ B₂ B₁ B₀ o wagach odpowiednio 8, 4, 2, 1) na kod Aikena (A₃ A₂ A₁ A₀ o wagach odpowiednio 2, 4, 2, 1). Do budowy układu należy wykorzystać demultiplekser 1/8 (trzy wejścia adresowe, osiem wyjść informacyjnych).

Zad. 4. Zaprojektować licznik zliczający w dół od stanu 12 do zera. Ponadto układ powinien być wyposażony w niezależne wejścia:

• START - uruchamiające zliczanie,

• STOP - zatrzymujące pracę,

• RESET - zerujące stan układu.

Do budowy należy wykorzystać scalony licznik rewersyjny UCY74193 i dowolne bramki.

Opisać rolę zastosowanych elementów, podać przebiegi czasowe sygnałów w najważniejszych punktach układu.

Kod Aikena

Wartość	Kod 2421
0	0000
1	0001
2	0010
3	0011
4	0100
5	1011
6	1100
7	1101
8	1110
9	1111

Technika Cyfrowa - Egzamin poprawkowy 2005-04-08

IMIĘ I NAZWISKO: ........................................................................... Specjalność: ..........

Prowadzący zajęcia: KN ......... MR .......... (zaznaczyć)

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Podać tabelę stanów, schemat logiczny asynchronicznego przerzutnika RS zbudowanego z bramek NAND. Dokonać syntezy układu. Przedstawić przykładowe przebiegi czasowe (minimum cztery różne stany).

Zad. 2. Omówić zasadę podłączania niewykorzystywanych wejść bramek NAND. Odpowiedź należy uzasadnić, przedstawić odpowiednie charakterystyki.

Zad. 3. Zaprojektować licznik synchroniczny pracujący według następującego grafu:

Do budowy układu należy wykorzystać przerzutniki D oraz demultiplekser o 3 wejściach adresowych (o wyjściach z aktywnym zerem) oraz ewentualnie dowolne bramki. Bit najmłodszy należy oznaczyć jako Q₁, kolejny jako Q₂ itd., ponadto stany należy zakodować binarnie.

Zad. 4. Narysować przebiegi czasowe na wyjściach A, B, C, D. Określić rolę układu. Założyć, że w chwili początkowej przerzutniki zostały wyzerowane. Na wejście „wej” podajemy impulsy prostokątne. Jaki sygnał należy podać na wejścia SET i CLEAR, aby nie były one aktywne?

Technika Cyfrowa - Egzamin 2007-02-05

IMIĘ I NAZWISKO: ........................................................................... Specjalność: ..........

Prowadzący zajęcia: KN ......... MR .......... (zaznaczyć)

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Omówić zjawisko hazardu statycznego. Zlikwidować zjawisko hazardu statycznego występującego w układzie realizującym funkcję y(d, c, b, a) = Σ(0, 1, 2, 5, 10), narysować schemat z wykorzystaniem bramek NAND oraz NOT.

Zad. 2. Podać wnioski dotyczące zasad podłączenia wejść niewykorzystanych w bramce NAND. Uzasadnić konieczność odpowiedniego podłączenia tych wejść.

Zad. 3. Narysować graf układu synchronicznego wykrywającego w wejściowym ciągu binarnym sekwencję 11101 lub 11101. Przedstawić założenia, tabelę stanów oraz tabelę wzbudzeń niezbędną do zaprojektowania układu z wykorzystaniem przerzutników D.

Uwaga: nie należy przeprowadzać minimalizacji funkcji.

Zad. 4. Zaprojektować komparator dwóch liczb dwubitowych A = A₁A₀ i B = B₁B₀ generujący na wyjściu jedynkę logiczną jeśli spełniona jest relacja A ≥ B. Układ zrealizować za pomocą multipleksera o dwóch wejściach adresowych, negatorów i dwuwejściowych bramek NAND.

Kolokwia

Technika Cyfrowa - Termin „warunkowy” 1996-02-14

Zad. 1. Zaprojektować 3-wejściowy układ większościowy, tzn. układ dający na wyjściu sygnał logiczny 1, jeżeli conajmniej na dwóch (dowolnych) jego wejściach występuje wartość logiczna 1. Układ należy zrealizować przy pomocy bramek logicznych NAND.

Zad. 2. Wyjaśnić pojęcia enkoder (koder), dekoder, multiplekser, demultiplekser. Należy podać definicję tych bloków, ich przeznaczenie oraz opis występujących w nich sygnałów wejściowych i wyjściowych.

Zad. 3. Zaprojektować schemat logiczny układu sterującego cyklicznym zapalaniem się segmentów reklamy świetlnej. Reklama składa się z trzech niezależnie zasilanych segmentów X,Y i Z. Należy zaprojektować układ sterujący o trzech wyjściach X, Y i Z przyjmując, że pojawienie się "1" na danym wyjściu spowoduje zaświecenie odpowiedniego segmentu reklamy. Należy przyjąć, że układ sterujący taktowany będzie z zewnętrznego zegara o częstotliwości 1 Hz. Pełny cykl pracy reklamy wynosi 3 sek. i składa się z trzech 1-sekundowych faz, w których kolejno:

• przez 1 sek. świecą równocześnie segmenty X i Y,

• przez 1 sek. świecą równocześnie segmenty Y i Z,

• przez 1 sek. świecą równocześnie segmenty Z i X.

Należy przedstawić tok rozumowania prowadzący do rozwiązania zadania.

Zad.4. Omówić najważniejsze zasady przechowywania, montażu i testowania układów (pakietów) zawierających elementy scalone CMOS, których przestrzeganie powinno uchronić te elementy przed ewentualnymi uszkodzeniami.

Zad. 5. Dysponując przerzutnikami 74121 i dowolnymi bramkami logicznymi zaprojektować generator przebiegów prostokątnych o wypełnieniu ¼ (impuls ma trwać przez ¼ okresu). Generator winien być kluczowany zewnętrznym sygnałem K wg zasady:

K=1 - generacja przebiegu prostokątnego,

K=0 - wyłączenie generacji.

Technika Cyfrowa - Termin „warunkowy” 1997-02-xx

Zad. 1. Zaprojektować 3-wejściowy układ większościowy, tzn. układ dający na wyjściu sygnał logiczny 1, jeżeli co najmniej na dwóch (dowolnych) jego wejściach występuje wartość logiczna 1. Układ należy zrealizować przy pomocy bramek logicznych NAND.

Zad. 2. Wyjaśnić pojęcia: rejestr przesuwający, licznik pierścieniowy, licznik rewersyjny licznik binarny, licznik dziesiętny (dekada). Należy podać definicję tych bloków, ich przeznaczenie oraz opis występujących w nich sygnałów wejściowych i wyjściowych.

Zad. 3. Wykorzystując multiplekser o 2 wejściach adresowych oraz w razie potrzeby dowolne bramki logiczne zaprojektować układ realizujący następującą funkcję logiczną daną w postaci kanonicznej: F(A,B,C) = ABC + ABC + ABC + ABC

Zad. 4. Podać schematy ideowe i omówić zasadę działania bramki NAND i bramki NOR wykonanych technologią CMOS.

Zad. 5. Wykorzystując przerzutniki monostabilne 74121 oraz dowolne bramki logiczne zaprojektować układ opóźniający przednie zbocze impulsu podawanego na jego wejście o czas T₁, oraz tylne zbocze impulsu wejściowego o czas T₂. Można założyć, że czas T₁ jest mniejszy od czasu trwania impulsu wejściowego. Należy narysować przebiegi w charakterystycznych punktach układu.

Technika Cyfrowa - Kolokwium nr 1 1997-04-10

Zad. 1. Liczbę równą ilości liter w Twoim imieniu i nazwisku pomnożoną przez 3 zapisać w systemie dziesiętnym (D), dwójkowym (B), ósemkowym (Q) i szesnastkowym (H) oraz w kodzie BCD.

Następnie od tej liczby należy odjąć liczbę będącą ilością liter w nazwisku, a działanie to należy wykonać w systemie dwójkowym (B), w systemie uzupełnienia do 1 (U1) i w systemie uzupełnienia do 2 (U2).

Zad. 2. Zminimalizować następujące funkcje boolowskie:

F(A,B,C) = ABC + ABC + ABC + ABC + ABC + ABC

Y(A,B,C) = AC + ABC + BC + ABC

Zad. 3. Zaprojektować, wykorzystując tablice Karnaugha, układ realizujący funkcję;

Z(X₁, X₂, X₃, X₄) = Σ [1,3,7,8,9,11,15,(5,6,10,14)] składający się wyłącznie z bramek typu NAND i NOT.

Zad. 4. Zaprojektować układ porównujący dwie liczby dwubitowe A (a₁,a₀) i B (b₁,b₀). Na wyjściu W układu powinna pojawiać się jedynka logiczna, jeżeli liczba A jest większa od liczby B. W pozostałych przypadkach na wyjściu układu winno pojawiać się zero logiczne. Należy:

• sformułować funkcję logiczną opisującą układ,

• przeprowadzić minimalizację tej funkcji,

• podać schemat logiczny układu przy wykorzystaniu bramek NOT, AND i OR.

Zad. 5. Zaprojektować schemat logiczny układu sterującego załączaniem grzejników w suszarce. Temperatura w suszarce jest mierzona przez termometr kontaktowy wytwarzający trzy sygnały logiczne X₁, X₂, i X₃ przyjmujące w miarę wzrostu temperatury wartości jedynki logicznej. Należy przyjąć następujące zasady sterowania grzejnikami w suszarce:

• jeśli T < T₃ - oba grzejniki są włączone,

• jeśli T₃≤ T < T₂ ­- działa tylko grzejnik G₁,

• jeśli T₂≤ T < T₁ - działa tylko grzejnik G₂,

• jeśli T ≥ T₁ - oba grzejniki są wyłączone.

Należy opracować schemat logiczny układu składający się wyłącznie z bramek typu NAND i NOT.

Technika Cyfrowa - Kolokwium nr 2 1997-06-10

Zad. 1. Zaprojektować 3-wejściowy układ większościowy, tzn. układ dający na wyjściu sygnał logiczny 1, jeżeli co najmniej na dwóch dowolnych jego wejściach występuje wartość logiczna 1. Układ należy zrealizować przy pomocy bramek logicznych NAND.

Zad. 2. Podać definicję multipleksera oraz zaprojektować schemat logiczny multipleksera 8/1 (8 wejść informacyjnych, 1 wyjście informacyjne), wykorzystując bramki logiczne NOT, OR i AND.

Zad. 4. Zaprojektować synchroniczny rewersyjny licznik binarny modulo 5. Licznik winien posiadać wejście zliczanych impulsów (Clk) oraz wejście sterujące kierunkiem liczenia X (X=0 ma powodować liczenie „do przodu”, zaś X=1 ma powodować liczenie „do tyłu”). Licznik należy zrealizować wykorzystując przerzutniki typu D oraz bramki typu NAND o dowolnej ilości wejść.

[Było jeszcze zad. 5, ale nie było ani treści, ani rysunku.]

Technika Cyfrowa - Poprawka „warunkowa” 1998-01-30

Zad. 1. Zaprojektować układ kombinacyjny generujący na wyjściu jedynkę logiczną wtedy i tylko wtedy, gdy czterobitowa liczba w naturalnym kodzie dwójkowym podawana na jego cztery wejścia jest liczbą parzystą. (Zero należy traktować również jako liczbę parzystą.)

Zad. 2. Wyjaśnić pojęcia: multiplekser, demultiplekser, synchroniczny licznik binarny, licznik dziesiętny (dekada). Należy podać określenie tych układów oraz opisać występujące w nich sygnały wejściowe i wyjściowe.

Zad. 3. Zaprojektować synchroniczny licznik binarny liczący „wstecz”, czyli wg. sekwencji:

→ 4 → 3 → 2 → 1 → 0

Licznik należy zrealizować wykorzystując przerzutniki synchroniczne typu D oraz bramki NAND o dowolnej ilości wejść.

Zad. 4. Podać schematy ideowe i omówić zasadę działania bramki NOR i bramki transmisyjnej (klucza bilateralnego) wykonanych w technologii CMOS.

Zad. 5. Omówić zasady działania znanych przerzutników synchronicznych. Podać tablice wzbudzeń i grafy opisujące działanie tych przerzutników.

Dodatkowa poprawka z Techniki Cyfrowej 1998-10-27

Zad. 1. Podać podstawowe aksjomaty i tożsamości algebry Boole'a.

Zad. 2. Omówić napięciową charakterystykę przejściową standartowej bramki TTL typu NOT. Podać wartości statycznych parametrów napięciowych na wejściu i wyjściu takiej bramki.

Zad. 3. Zaprojektować cyfrowy układ kombinacyjny posiadający trzy wejścia (A, B, C) oraz trzy wyjścia (X, Y, Z). Układ winien interpretować wartości podawane na jego wejścia jako liczbę 3-bitową w systemie dwójkowym i ma za zadanie wyprowadzić na swoje wyjścia liczbę wejściową zwiększoną o jeden. Należy przeprowadzić minimalizację funkcji opisujących układ oraz podać jego schemat logiczny zrealizowany przy wykorzystaniu bramek typu NOT, AND i OR.

Zad. 4. Mając do dyspozycji liczniki scalone UCY 7490 (dekada kodu BCD) i UCY 7493 (licznik binarny modulo 2*8=16) oraz dowolne bramki logiczne należy zaprojektować następujące liczniki:

1. licznik dziesiętny (liczący w kodzie BCD) modulo 95,

2. licznik binarny (liczący w naturalnym kodzie dwójkowym) modulo 108.

Zad. 5. Dysponując przerzutnikami monostabilnymi UCY 74123 i dowolnymi bramkami logicznymi zaprojektować generator przebiegu prostokątnego, w którym stosunek czasu trwania impulsu wyjściowego do przerwy między impulsami będzie równy ½. Generator ma być kluczowany sygnałem K wg. zasady:

K = 1 - generacja przebiegu prostokątnego,

K = 0 - wyłączenie generacji.

Należy podać przykładowe przebiegi na wyjściach zastosowanych układów.

Dodatkowa poprawka z Techniki Cyfrowej 1999-02-12

Zad. 1. Funkcję F(A,B,C,D)=BCD+AC+BC+AD zrealizować na dwa sposoby w oparciu o:

• multiplekser o dwóch wejściach adresowych,

• multiplekser o trzech wejściach adresowych.

W obu przypadkach dodatkowo można wykorzystać dowolne bramki logiczne.

Zad. 2. Omówić napięciową charakterystykę przejściową standartowej bramki TTL typu NOT. Podać wartości statycznych parametrów napięciowych na wejściu i wyjściu takiej bramki.

Zad. 3. Wyjaśnić pojęcia koder, dekoder, multiplekser, demultiplekser. Należy podać opis tych bloków, ich przeznaczenie oraz opis występujących w nich sygnałów wejściowych i wyjściowych.

Zad. 4. Mając do dyspozycji liczniki scalone UCY 7490 (dekada kodu BCD) i UCY 7493 (licznik binarny modulo 2*8=16) oraz dowolne bramki logiczne należy zaprojektować następujące liczniki:

1. licznik dziesiętny (liczący w kodzie BCD) modulo 63,

2. licznik binarny (liczący w naturalnym kodzie dwójkowym) modulo 52.

Technika Cyfrowa - II poprawka „warunkowa” 1999-12-10

Zad. 1. Zaprojektować układ kombinacyjny generujący na wyjściu jedynkę logiczną wtedy i tylko wtedy, gdy czterobitowa liczba w naturalnym kodzie dwójkowym podawana na jego cztery wejścia jest liczbą parzystą. (Zero należy traktować również jako liczbę parzystą.)

Zad. 2. Wyjaśnić pojęcia: multiplekser, demultiplekser, synchroniczny licznik binarny, licznik dziesiętny (dekada). Należy podać określenie tych układów oraz opisać występujące w nich sygnały wejściowe i wyjściowe.

Zad. 3. Zaprojektować synchroniczny licznik binarny modulo 5 liczący „wstecz”, czyli wg sekwencji:

→ 4 → 3 → 2 → 1 → 0

Licznik należy zrealizować wykorzystując przerzutniki synchroniczne typu D oraz bramki NAND o dowolnej ilości wejść.

Zad. 4. Podać schematy ideowe i omówić zasadę działania bramki NOR i bramki transmisyjnej (klucza bilateralnego) wykonanych w technologii CMOS.

Zad. 5. Omówić zasady działania znanych przerzutników synchronicznych. Podać tablice wzbudzeń i grafy opisujące działanie tych przerzutników.

Ostatnia poprawka z Techniki Cyfrowej 2002-02-27

Zad. 1. Zaprojektować 3-wejściowy układ większościowy, tzn. układ dający na wyjściu sygnał logiczny 1, jeżeli co najmniej na dwóch (dowolnych) jego wejściach występuje wartość logiczna 1. Układ należy zrealizować przy pomocy bramek logicznych NOR o dwóch i trzech wejściach.

Zad. 2. Podać podstawowe aksjomaty i tożsamości algebry Boole'a.

Zad. 3. Zaprojektować synchroniczny licznik binarny modulo 5 liczący „wstecz”, czyli wg sekwencji:

→ 4 → 3 → 2 → 1 → 0 →

___________

Licznik należy zrealizować wykorzystując przerzutniki synchroniczne typu D oraz bramki NAND o dowolnej ilości wejść.

Zad. 4. Omówić zasady działania znanych przerzutników synchronicznych. Podać tablice wzbudzeń i grafy opisujące działanie tych przerzutników.

Zad. 5. Zaprojektować licznik do sterowania wyświetlaczem w ”stoperze” elektronicznym. Należy przyjąć, że dysponuje się dziesiętnymi licznikami scalonymi UCY 7490 oraz dowolnymi bramkami logicznymi. Na wejście licznika podawane są impulsy o częstotliwości 1 Hz, zaś licznik posiadać ma cztery wyjścia w kodzie BCD, na których ukazywać się mają:

• jednostki sekund,

• dziesiątki sekund,

• jednostki minut,

• dziesiątki minut.

W układzie należy przewidzieć dodatkowo dwa wejścia binarne:

• wejście zerujące cały licznik,

• wejście zatrzymujące proces zliczania czasu.

Technika Cyfrowa - Kolokwium nr 1 2003-12-09

Zad. 1. Zminimalizować funkcję: y (a, b, c, d, e) = Σ[2,6,10,14,17,19,22,27,30,(0,1,3,18,20,25,28)]

Wyraźnie zaznaczyć sklejane grupy!!! (schematu nie rysować)

Zad. 2. Zaprojektować układ realizujący funkcję y (d, c, b, a) = Σ(0,3,4,7,8,11,13,14,15). Do budowy układu należy wykorzystać multiplekser UCY 74153 (2 wejścia adresowe, wyjście proste) oraz minimalną liczbę dowolnych bramek.

Zad. 3. Zaprojektować układ o czterech wejściach A, B C, D i trzech wyjściach Y₃, Y₂, Y₁ (wagi odpowiednio 2², 2¹, 2⁰), który na wyjściu pozwala uzyskać liczbę binarną równą liczbie jedynek na wejściach. Do budowy układu należy wykorzystać demultiplekser posiadający 4 wejścia adresowe (np. układ UCY 74154) oraz dowolne bramki.

Zad. 4. Zbuduj układ mnożący przez 7 czterobitową liczbę wejściową A: A₃, A₂, A₁, A₀. Do budowy układu należy wykorzystać sumatory 2 liczb 1-bitowych.

Technika Cyfrowa - Kolokwium nr 1 (alt) 2004-01-16

Zad. 1. Zminimalizować funkcję: y (a, b, c, d, e) = Σ[1,4,9,11,12,18,20,22,26,30, (3,16,17,19,28)]

Wyraźnie zaznaczyć sklejane grupy!!! (schematu nie rysować)

Zad. 2. Zaprojektować układ realizujący funkcję y (d, c, b ,a) = Σ(0,7,8,11,13,14). Do budowy układu należy wykorzystać multiplekser UCY 74153 (2 wejścia adresowe, wyjście proste) oraz minimalną liczbę dowolnych bramek.

Zad. 3. Zaprojektuj, korzystając z demultipleksera o 3 wejściach adresowych, układ kombinacyjny czterowyjściowy opisany funkcjami:

Y1 = F1 (c, b, a) = Σ[0,1,3,4, (6)] Y2 = F2 (c, b, a) = Σ[0,2,4,5, (6,7)]

Y3 = F3 (c, b, a) = Π[2,3, (4,5)] Y4 = F4 (c, b, a) = Π[0,1,2,3,4, (5)]

W razie potrzeby wykorzystać dowolne bramki logiczne.

Zad. 4. Zbuduj układ wyznaczający wartość funkcji Y=5*A+B, gdzie A i B są czterobitowymi liczbami dwójkowymi. Do budowy wykorzystaj sumatory pełne jednobitowe lub układy scalone UCY 7483.

Technika Cyfrowa - Kolokwium poprawkowe 2004-01-30

IMIĘ I NAZWISKO: .................................................................. SPECJALNOŚĆ: ................

PROWADZĄCY: KN MR

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero!!!

CZĘŚĆ I

Zadanie:	1	2	Suma
Punkty:	/5	/5	/10

Zad. 1. Zaprojektować układ realizujący funkcję Y (e, d, c, b, a) = Π[0,5,7,8,10,12,13,14,16,20,23,31, (3,4,6,15,18,24,29)], do budowy układu należy wykorzystać multiplekser posiadający trzy wejścia adresowe oraz ewentualnie dowolne bramki.

Zad. 2. Podać tabelę stanów i schemat logiczny asynchronicznego przerzutnika RS zbudowanego z bramek NOR. Dokonać syntezy układu. Przedstawić przykładowe przebiegi czasowe.

CZĘŚĆ II

Zadanie:	3	4	Suma
Punkty:	/5	/5	/10

Zad. 3. Narysować przebiegi czasowe na wyjściach Q1, Q2, Q3, Q4 układu jak na rysunku. Założyć zerowy stan początkowy. Na wejście „we” podajemy impulsu prostokątne. Określić rolę układu. Ponadto zakładamy, że wejścia SET i RESET nie są aktywne - określić jaki sygnał należy podać na wejścia SET i RESET.

Zad. 4. Zaprojektuj układ o działaniu jak na rysunku. Uzasadnić wybór projektu.

Technika Cyfrowa - Kolokwium nr 2 2004-01-27

IMIĘ I NAZWISKO: ........................................................................... Specjalność: ..........

Prowadzący zajęcia: KN ......... MR .......... (zaznaczyć)

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

Zad. 1. Zaprojektować na przerzutnikach JK licznik pierścieniowy o następującej sekwencji stanów:

Dodatkowo można wykorzystać dowolne bramki.

Uwaga: Użycie układów scalonych UCY 7472 znacznie uprości schemat projektu.

Zad. 2. Zaprojektuj układ sekwencyjny synchroniczny wykrywający sekwencję trzech jedynek przedzielonych co najwyżej jednym zerem, czyli następujące sekwencje: …111…, …1011…, …1101…

Należy podać założenia, graf, tabele przejść i wzbudzeń przerzutników.

Należy wykorzystać przerzutniki D. Funkcji D_i nie należy minimalizować.

Zad. 3. Zaprojektuj licznik modulo 54 pracujący w kodzie BCD. Licznik powinien być wyposażony w niezależne przyciski sterujące pracą: START, STOP i RESET. Do projektu wykorzystaj scalone liczniki synchroniczne UCY 74193, oraz dowolne bramki.

Zad. 4. Zaprojektuj układ opóźniający o czas t_o opadające zbocze impulsu wejściowego z zachowaniem kształtu tego impulsu.

Technika Cyfrowa - Kolokwium nr 1, gr. I 2004-11-30

IMIĘ I NAZWISKO: .......................................................................... Specjalność: ..........

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zminimalizować funkcję

y (e, d, c, b, a) = Σ[0,2,6,10,14,17,19,22,27,30, (1,3,18,20,25,28)]

Wyraźnie zaznaczyć sklejane grupy!!! (schematu nie rysować)

odpowiedź:

Zad. 2. Zaprojektować układ realizujący funkcję y (d, c, b, a) = Σ(0,3,4,7,8,9,11,13,14,15).

Do budowy układu należy wykorzystać multiplekser UCY74153 (2 wejścia adresowe, Y = Di) oraz minimalną liczbę dowolnych bramek. Przedstawić cały tok rozumowania prowadzący do rozwiązania zadania.

Zad. 3. Zaprojektować układ o czterech wejściach A, B, C, D i trzech wyjściach Y3, Y2, Y1 (wagi odpowiednio 2², 2¹, 2⁰), który na wyjściu pozwala uzyskać liczbę binarną równą liczbie jedynek na wejściach. Do budowy układu należy wykorzystać demultiplekser posiadający 4 wejścia adresowe (np. układ UCY74154, przy czym na wyjściu aktywnym sygnałem jest zero logiczne) oraz dowolne bramki.

Zad. 4. Zbuduj układ mnożący przez 7 czterobitową liczbę wejściową A: A3, A2, A1, A0. Do budowy układu należy wykorzystać sumatory dwóch liczb jednobitowych.

sumator realizuje następującą funkcję

← p_i

A_i

+ B_i

p_i+1 S_i

Technika Cyfrowa - Kolokwium nr 1, gr. II 2004-11-30

IMIĘ I NAZWISKO: .......................................................................... Specjalność: ..........

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zminimalizować funkcję

y (e, d, c, b, a) = Σ[0,2,6,10,14,17,19,22,27,28,30, (1,3,18,20,25)]

Wyraźnie zaznaczyć sklejane grupy!!! (schematu nie rysować)

odpowiedź:

Zad. 2. Przy pomocy demultipleksera o 2 wejściach adresowych, multipleksera o 3 wejściach adresowych oraz dowolnych bramek (w minimalnej ilości zbuduj układ kombinacyjny realizujący funkcję y (a, b, c, d, e) = Σ(3,4,5,6,7,10,12,13,15,18,19,20,21,24,26,28).

Założyć, że na wyjściach demultipleksera aktywnym stanem jest zero logiczne. Na wejścia adresowe demultipleksera o wagach 2¹, 2⁰ podać odpowiednio sygnały d, e. Natomiast na wejścia adresowe o wagach 2², 2¹, 2⁰ multipleksera podać odpowiednio sygnały a, b, c. Przedstawić cały tok rozumowania.

Zad. 3. Zaprojektować układ o czterech wejściach d, c, b, a (o wagach odpowiednio 8, 4, 2, 1), wyróżniający sygnałem wyjściowym = 1 przypadki, gdy na wejściu pojawi się liczba dwójkowa nieparzysta lub podzielna przez 3. W każdej kombinacji wejściowej co najmniej jeden z sygnałów jest różny od zera. Należy określić tylko minimalną wartość funkcji wyjściowej.

Zad. 4. Zbuduj układ mnożący przez 9 czterobitową liczbę wejściową A: A3, A2, A1, A0. Do budowy układu należy wykorzystać sumatory dwóch liczb jednobitowych.

sumator realizuje następującą funkcję

← p_i

A_i

+ B_i

p_i+1 S_i

Technika Cyfrowa - Kolokwium nr 1, gr. III 2004-12-01

IMIĘ I NAZWISKO: .......................................................................... Specjalność: ...EO...

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zminimalizować funkcję

y (e, d, c, b, a) = Σ[0,9,15,17,21,25,27,29,31, (1,2,4,7,10,11,12,13,14,16,18,20,23,24)]

Wyraźnie zaznaczyć sklejane grupy!!! (schematu nie rysować)

odpowiedź:

Zad. 2. Zaprojektować komparator dwóch liczb dwubitowych A = A₁A₀ i B = B₁B₀ generujący na wyjściu jedynkę logiczną jeśli spełniona jest relacja: A ≥ B. Układ zrealizować za pomocą multipleksera 4/1 (2 wejścia adresowe), negatorów i dwuwejściowych bramek NAND.

Zad. 3. Zaprojektuj, korzystając z demultipleksera o 4 wejściach adresowych i dowolnych bramek, transkoder kodu „Gray+3” na kod Aikena.

Zad. 4. Zbuduj układ wyznaczający wartość funkcji Y=5*A+B, gdzie A i B są czterobitowymi liczbami dwójkowymi. Do budowy wykorzystaj sumatory pełne jednobitowe.

sumator realizuje następującą funkcję

← p_i

A_i

+ B_i

p_i+1 S_i

Technika Cyfrowa - Kolokwium nr 2, gr. II 2005-01-18

IMIĘ I NAZWISKO: .......................................................................... GODZ. 14 - 16

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zaprojektować licznik modulo 75 pracujący w kodzie BCD. Należy wykorzystać układy UCY7493 (4-bitowy licznik modulo 16) oraz dowolne bramki. Układ powinien być dodatkowo wyposażony w niezależne wejścia:

• Start,

• Stop,

• zewnętrzne zerowanie.

Uzasadnić wybór projektu, np. narysować przebiegi czasowe w najważniejszych punktach układu.

Zad. 2. Narysować przebiegi czasowe na wyjściach a, b, c, d, e, f układu jak na rysunku. Stałe czasowe zostały również przedstawione na rysunku. Założyć, że T₃ = T₄ = T. Należy również podać równania określające wyjścia c i d.

Zad. 3. Dokonaj konwersji przerzutnika D na JK. Przedstawić tok rozumowania oraz schemat.

Zad. 4. Przedstaw minimalny graf automatu, który przechodzi na wyjściu w stan 1 każdorazowo po rozpoznaniu, że w sekwencji wejściowej wystąpiła nieparzysta liczba zer poprzedzona parzystą liczbą jedynek. Brak jedynek nie jest uznawany za parzystą liczbę ich wystąpień. Należy również przedstawić niezbędne założenia.

Technika Cyfrowa - Kolokwium nr 2, gr. III 2005-01-19

IMIĘ I NAZWISKO: .......................................................................... Specjalność: ...EO...

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Mając dany przerzutnik JK-MS (np. w układzie UCY7472) zrealizować synchroniczny przerzutnik RS o sposobie pracy możliwie bliskim rzeczywistemu przerzutnikowi RS.

Zad. 2. Zaprojektować układ wykrywający w binarnym ciągu wejściowym sekwencję 11011 lub 11101. Wykrycie powyższych sekwencji powinno być sygnalizowane w następujący sposób:

• wyjście Y1 = 1, przy czym wyjście Y2 = 0 w przypadku wykrycia sekwencji 11011;

• wyjście Y1 = 0, przy czym wyjście Y2 = 1 w przypadku wykrycia sekwencji 11101;

• wyjście Y1 = 0, przy czym wyjście Y2 = 0 w przypadku niewykrycia żądanej sekwencji.

Po wykryciu jednej z sekwencji układ wstrzymuje pracę. W rozwiązaniu należy podać założenia, graf i schemat blokowy, nie należy układać tabel przejść stanów ani wzbudzeń przerzutników.

Zad. 3. Zaprojektować licznik modulo (50)₁₀ pracujący w kodzie ósemkowym zliczający w dół. Układ powinien być wyposażony w niezależne przyciski sterujące pracą licznika:

• START - uruchamiający układ,

• STOP - zatrzymujący pracę układu bez zmiany stanu licznika.

• RESET - sprowadzający układ do stanu początkowego odpowiedniego dla tego licznika.

W rozwiązaniu podać sposób podawania sygnałów sterujących, przebiegi czasowe wszystkich użytych sygnałów występujących w reakcji na sygnały sterujące i w najważniejszych chwilach pracy licznika oraz kompletny schemat układu zbudowanego przy użyciu liczników scalonych UCY74193 i dowolnych bramek logicznych.

Zad. 4. Dysponując przerzutnikami monostabilnymi UCY74123 i w razie konieczności, dowolnymi bramkami logicznymi zaprojektować generator przebiegu prostokątnego o współczynniku wypełnieniu ¾. Generator ma być kluczowany sygnałem S wg zasady:

• S = 1 - generacja przebiegu prostokątnego,

• S = 0 - wyłączenie generacji.

Pamiętając o relacji określającej długość generowanego impulsu określić, który parametr można zmieniać z zachowaniem liniowości tej relacji. Należy podać przykładowe przebiegi na wyjściach zastosowanych układów.

Technika Cyfrowa - Kolokwium poprawkowe 2005-02-01

IMIĘ I NAZWISKO: .......................................................................... Specjalność: ..........

Prowadzący zajęcia: KN ......... MR .......... (zaznaczyć)

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zaprojektować układ czasowy opóźniający zbocze dodatnie impulsu wejściowego X o czas t₁, a zbocze ujemne o czas t₂, przy czym t₁ < t₂. Przebiegi czasowe, uwzględniające wszystkie możliwe sytuacje zostały przedstawione na rysunku poniżej, przy czym zakładamy, że kolejne impulsy wejściowe pojawiają się nie wcześniej niż po zaniku sygnału wyjściowego Y.

Zad. 2. Podać tabelę stanów, schemat logiczny asynchronicznego przerzutnika RS zbudowanego z bramek NAND. Dokonać syntezy układu. Przedstawić przykładowe przebiegi czasowe (minimum 4 różne stany).

Zad. 3. Omówić zjawisko hazardu statycznego. Zlikwidować zjawisko hazardu statycznego występującego w układzie realizującym funkcję y (d, c, b, a) = Σ (0, 1, 2, 5 8, 10), narysować schemat z wykorzystaniem bramek NAND oraz NOT.

Zad. 4. Zaprojektować licznik modulo 95 pracujący w kodzie BCD. Należy wykorzystać układy UCY74193 (4-bitowy licznik rewersyjny modulo 16) oraz dowolne bramki. Układ powinien być dodatkowo wyposażony w niezależne wejścia:

• Start,

• Stop,

• zewnętrze zerowanie.

Uzasadnić wybór projektu, np. narysować przebiegi czasowe w najważniejszych punktach układu, omówić rolę poszczególnych elementów projektu.

Technika Cyfrowa - Kolokwium poprawkowe v.2 2005-02-01

IMIĘ I NAZWISKO: .......................................................................... Specjalność: ..........

Prowadzący zajęcia: KN ......... MR .......... (zaznaczyć)

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zaprojektować układ czasowy opóźniający zbocze dodatnie impulsu wejściowego X o czas t₁, a zbocze ujemne o czas t₂, przy czym t₁ < t₂. Przebiegi czasowe, uwzględniające wszystkie możliwe sytuacje zostały przedstawione na rysunku poniżej, przy czym zakładamy, że kolejne impulsy wejściowe pojawiają się nie wcześniej niż po zaniku sygnału wyjściowego Y.

Zad. 2. Podać tabelę stanów, schemat logiczny asynchronicznego przerzutnika RS zbudowanego z bramek NAND. Dokonać syntezy układu. Przedstawić przykładowe przebiegi czasowe (minimum 4 różne stany).

Zad. 3. Omówić zjawisko hazardu statycznego. Zlikwidować zjawisko hazardu statycznego występującego w układzie realizującym funkcję y (d, c, b, a) = Σ (0, 1, 2, 5 8, 10), narysować schemat z wykorzystaniem bramek NAND oraz NOT.

Zad. 4. Podać tabelę stanów układu jak na rysunku oraz określić jego funkcję. Wejścia informacyjne D, C, B, A, mają wagi odpowiednio: 8, 4, 2, 1, natomiast wejścia adresowe A, B multipleksera UCY 74153 posiadają wagi odpowiednio 1, 2. Ponadto założyć, że wyjścia Z, Y, X, W mają wagi odpowiednio 8, 4, 2, 1.

Odpowiedź:

D	C	B	A	Z	Y	X	W

Technika Cyfrowa - Kolokwium poprawkowe II 2005-02-15

IMIĘ I NAZWISKO: ........................................................................... Specjalność: ..........

Prowadzący zajęcia: KN ......... MR .......... (zaznaczyć)

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Podaj zasady podłączania niewykorzystanych wejść bramek NAND. Odpowiedź należy uzasadnić.

Zad. 2. Zaprojektować układ kombinacyjny o czterech wejściach A = A₁A₀, B = B₁B₀ i dwóch wyjściach Y₁ i Y₀. Układ porównuje dwie liczby dwubitowe A i B, a na wyjściach Y₁ i Y₀ powinna pojawić się mniejsza z nich (w przypadku równości liczb wejściowych - dowolna z nich). Układ należy zrealizować wykorzystując multipleksery o ośmiu wejściach informacyjnych i wyjściu prostym oraz dowolne bramki.

Zad. 3. Zaprojektować stoper elektroniczny wyświetlający:

• jednostki sekund,

• dziesiątki sekund

w kodzie BCD (najdłuższy czas możliwy do zmierzenia takim stoperem to jedna minuta). Na wejście podawane są impulsy prostokątne o częstotliwości 1 Hz. Ponadto układ powinien być wyposażony w niezależne wejścia:

• START - uruchamiające zliczanie,

• STOP - zatrzymujące pracę,

• RESET - zerujące stan układu.

Do budowy należy wykorzystać liczniki scalone UCY7493 i dowolne bramki.

Opisać rolę zastosowanych elementów.

Zad. 4. Zaprojektować układ podwajający częstotliwość sygnału wejściowego. Podać uzasadnienie projektu i zastrzeżenia dotyczące parametrów. Należy wykorzystać przerzutniki monostabilne oraz dowolne inne elementy i układy.

X

Y

Technika Cyfrowa - Kolokwium poprawkowe III 2005-02-25

IMIĘ I NAZWISKO: ........................................................................... Specjalność: ..........

Prowadzący zajęcia: KN ......... MR .......... (zaznaczyć)

Zadanie:	1	2	3	4	Suma
Punkty:	/5	/5	/5	/5	/20

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Krótko omówić zasadę działania układu timer 555. Przedstawić jeden przykład wykorzystania tego układu.

Zad. 2. Narysować przebiegi czasowe dla układu jak na rysunku. Określić rolę układu.

Zad. 3. Dysponując dowolnymi bramkami oraz licznikiem UCY74193 zbuduj licznik pracujący według następującego grafu:

5 → • • • → 14

Zad. 4. Podać tabelę stanów układu jak na rysunku oraz określić jego funkcję. Wejścia informacyjne D, C, B, A, mają wagi odpowiednio: 8, 4, 2, 1, natomiast wejścia adresowe A, B multipleksera UCY 74153 posiadają wagi odpowiednio 1, 2. Ponadto założyć, że wyjścia Z, Y, X, W mają wagi odpowiednio 8, 4, 2, 1. Odpowiedź:

D	C	B	A	Z	Y	X	W

Technika Cyfrowa - Kolokwium nr 1, gr. I 2006-11-28

IMIĘ I NAZWISKO: ........................................................ Specjalność: ....... Grupa: .......

Zadanie:	1	2	3	Suma
Punkty:	/5	/5	/5	/15

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zbuduj układ mnożący przez 10 czterobitową liczbę wejściową A: A3, A2, A1, A0 . Do budowy układu należy wykorzystać sumatory 2 liczb 1-bitowych.

sumator realizuje następującą funkcję

← p_i

A_i

+ B_i

p_i+1 S_i

Należy przedstawić przykładową analizę pracy układu.

Zad. 2. Zminimalizować funkcję y(a, b, c, d, e)=Π[5,7,8,10,12,13,14,16,20,23,31,(0,3,4,6,15,18,24,29)]. Wyraźnie zaznaczyć sklejane grupy!!! (schematu nie rysować)

Rozwiązanie:

Zad. 3. Przy pomocy multipleksera o 3 wejściach adresowych oraz dowolnych bramek (w minimalnej ilości) zbuduj układ kombinacyjny realizujący funkcję o czterech wejściach a, b, x₁, x₂ i wyjściu f takim, że:

Założyć, że f(a, b, x₁, x₂) oraz że na wyjściu multipleksera otrzymujemy sygnał D_i (sygnał wejściowy bez negacji). Przedstawić cały tok rozumowania prowadzący do rozwiązania.

Technika Cyfrowa - Kolokwium nr 1, gr. II 2006-11-29

IMIĘ I NAZWISKO: ........................................................ Specjalność: ....... Grupa: .......

Zadanie:	1	2	3	Suma
Punkty:	/5	/5	/5	/15

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zminimalizować funkcję y(a, b, c, d, e) = Σ[0,2,6,10,14,17,19,22,27,30,(1,3,18,20,25,28)].

Wyraźnie zaznaczyć sklejane grupy!!! (schematu nie rysować)

Rozwiązanie:

Zad. 2. Przy pomocy demultipleksera o 2 wejściach adresowych, multipleksera o 3 wejściach adresowych oraz dowolnych bramek (w minimalnej ilości) zbuduj układ kombinacyjny realizujący funkcję:

y(a, b, c, d, e) = Σ(1, 4, 5, 6, 7, 10, 12, 13, 15, 18, 19, 20, 21, 24, 26, 29).

Założyć, że na wyjściach demultipleksera aktywnym stanem jest zero logiczne. Na wejścia adresowe demultipleksera o wagach 2¹, 2⁰ podać odpowiednio sygnały d, e. Natomiast na wejścia adresowe o wagach 2², 2¹, 2⁰ multipleksera podać odpowiednio sygnały a, b, c. Przedstawić cały tok rozumowania.

Zad. 3. Zbuduj układ wyznaczający wartość funkcji Y=3*A+ 2*B, gdzie A = A₄ A₃ A₂ A₁ i B = B₄ B₃ B₂ B₁ są czterobitowymi liczbami dwójkowymi. Do budowy wykorzystaj sumatory pełne jednobitowe.

sumator realizuje następującą funkcję

← p_i

A_i

+ B_i

p_i+1 S_i

Należy przedstawić przykładową analizę pracy układu.

Technika Cyfrowa - Kolokwium nr 2, gr. I 2007-01-16

IMIĘ I NAZWISKO: ........................................................ Specjalność: ....... Grupa: .......

Zadanie:	1	2	3	Suma
Punkty:	/5	/5	/5	/15

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zaprojektuj synchroniczny licznik rewersyjny pracujący według poniższego grafu. Licznik wyposażony jest w dodatkowe wejście x zmieniające kierunek zliczania w następujący sposób:

• x = 0 - zliczanie w górę,

• x = 1 - zliczanie w dół.

Do budowy układu należy wykorzystać przerzutniki D i dowolne bramki logiczne w minimalnej ilości. Bity stanu licznika oznaczyć zgodnie z wagami binarnymi: Q₂, Q₁, Q₀.

Zad. 2. Zaprojektuj licznik pracujący w kodzie binarnym według następującej sekwencji stanów:

69 → 68 → … → 11 → 10 → 69 itd.

Układ powinien być dodatkowo wyposażony w dwa niezależne przyciski sterujące:

• START - uruchamiający układ,

• STOP - wstrzymujący pracę układu.

Do budowy układu należy wykorzystać liczniki scalone UCY 74193 oraz dowolne bramki logiczne. Podać uzasadnienie projektu.

UWAGA: Stany 69 i 10 są stanami stabilnymi oraz należy założyć, że po włączeniu zasilania wyjścia Q_i = 0.

Zad. 3. Zaprojektuj układ o działaniu jak na rysunku. Podać uzasadnienie projektu i zastrzeżenia dotyczące parametrów. Należy wykorzystać przerzutniki monostabilne oraz dowolne inne elementy
i układy.

X

Y

Technika Cyfrowa - Kolokwium nr 2, gr. II 2007-01-17

IMIĘ I NAZWISKO: ........................................................ Specjalność: ....... Grupa: .......

Zadanie:	1	2	3	Suma
Punkty:	/5	/5	/5	/15

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zaprojektuj synchroniczny licznik pracujący według poniższego grafu. Licznik wyposażony jest w dodatkowe wejście x pracujące w następujący sposób:

• x = 0 - zliczanie w górę,

• x = 1 - ustawienie stanu 6.

Do budowy układu należy wykorzystać przerzutniki D i dowolne bramki logiczne. Bity stanu licznika oznaczyć zgodnie z wagami binarnymi: Q₂, Q₁, Q₀.

Zad. 2. Zaprojektuj licznik pracujący w kodzie BCD według następującej sekwencji stanów:

10 → 11 → … → 68 → 69 → 10…

Układ powinien być dodatkowo wyposażony w dwa przyciski sterujące:

• START - uruchamiający układ,

• STOP - wstrzymujący pracę układu.

Do budowy układu należy wykorzystać liczniki scalone UCY 74193 oraz dowolne bramki logiczne. Podać uzasadnienie projektu.

UWAGA: Stany 10 i 69 są stanami stabilnymi oraz należy założyć, że po włączeniu zasilania wyjścia Q_i = 0.

Zad. 3. Narysować przebiegi czasowe układu jak na rysunku. Określić rolę układu. Należy założyć, że na wejście X podawane są impulsy prostokątne.

Technika Cyfrowa - Kolokwium poprawkowe - część 2 2007-01-29

IMIĘ I NAZWISKO: ........................................................ Specjalność: ....... Grupa: .......

Zadanie:	1	2	Suma	Projekt 1	Projekt 2
Punkty:	/5	/5	/10

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zaprojektuj synchroniczny licznik rewersyjny modulo 8 w kodzie binarnym naturalnym. Licznik wyposażony jest w dodatkowe wejście x zmieniające kierunek zliczania w następujący sposób:

• x = 0 - zliczanie w górę,

• x = 1 - zliczanie w dół.

Do budowy układu należy wykorzystać przerzutniki D i dowolne bramki logiczne. Bity stanu licznika oznaczyć zgodnie z wagami binarnymi: Q₂, Q₁, Q₀.

Zad. 2. Zaprojektuj układ opóźniający o czas to dodatni impuls wejściowy z zachowaniem kształtu tego impulsu. Do budowy układu należy wykorzystać przerzutniki monostabilne i dowolne bramki logiczne. Podać warunki prawidłowej pracy układu.

Technika Cyfrowa - Kolokwium poprawkowe - część 1 2007-01-29

IMIĘ I NAZWISKO: ........................................................ Specjalność: ....... Grupa: .......

Zadanie:	1	2	Suma	Projekt 1	Projekt 2
Punkty:	/5	/5	/10

W pierwszym wierszu tabeli otoczyć kółeczkiem numer pytania, jeżeli dane zagadnienie było rozwiązywane. Brak otoczenia kółeczkiem oznacza, że zadanie nie było rozwiązywane - zadanie nie będzie sprawdzane (będzie automatycznie ocenione na zero punktów)!!!

Zad. 1. Zaprojektować konwerter y = f(x) pracujący według charakterystyki przedstawionej na rysunku. Układ należy zrealizować na dowolnych bramkach oraz na demultiplekserze o 3 wejściach adresowych i multiplekserach o 1 wejściu adresowym. Sygnały wejściowe należy zakodować binarnie i oznaczyć jako X3, X2, X1, X0. Natomiast sygnały wyjściowe należy oznaczyć jako Y2, Y1, Y0.

Zad. 2. Zaprojektować układ o czterech wejściach, na wyjściu którego jest jedynka logiczna, gdy pojawiająca się na wejściu liczba z zakresu od 0 do 9, zapisana w kodzie 5421, jest liczbą pierwszą. Do budowy układu należy wykorzystać tylko bramki NAND. Sygnały wejściowe należy oznaczyć jako X3, X2, X1, X0.

1

17

?

X=1

X=1

X=0

X=0

X=0

X=1

0

2

1

Rysunek do zadania 1.

1

2

5

6

9

10

13

14

t_o

T

T

wejście

wyjście

t

t

A_i B_i p_i

Σ

S_i p_i+1

A_i B_i p_i

Σ

S_i p_i+1

T₁

T

T₂

x

a

b

c

d

e

f

A_i B_i p_i

Σ

S_i p_i+1

x

a

b

c

d

e

f

4

2

7

3

5

0

T₂

T

T₁

X

Y

t₂

t₁

t₁

t₂

t₂

t₁

X

Y

t₁

t₂

T₂

T₁

T_x

T_x

CP

D

Q

6

5

4

2

1

0

A_i B_i p_i

Σ

S_i p_i+1

A_i B_i p_i

Σ

S_i p_i+1

0

1

2

6

7

0

0

0

0

0

1

1

1

1

1

T_x

T_x

T₂

T₁

1

121

1

1

1

0

0

0, 1

0

0

0

1

2

6

7

T₁

X

121

T_we

T₂

„1”

X





Y

W

Z

T_we = 2 T₁ = 2 T₂

wyjście

wejście

T

T

t_o

---