10_Serial_Interface

Podstawy techniki

mikroprocesorowej

ETEW006

Szeregowa transmisja danych

Andrzej Stępień

Katedra Metrologii Elektronicznej i Fotonicznej

Interfejs

zbiór niezale

nych od urz

dze

elementów mechanicznych,

elektrycznych i funkcjonalnych koniecznych w procesie wymiany

informacji pomi

dzy urz

dzeniami.

PN-83/T-0653

Pojęcia podstawowe

• ANSI

(American National Standard Institution) - Ameryka

ski Narodowy Urz

Normalizacyjny

• Tranceiver

Driver

- nadajnik, urz

dzenie/układ nadaj

cy/wysyłaj

cy dane

• Receiver

- odbiornik, urz

dzenie/układ odbieraj

cy dane

• Master

- w systemach wieloprocesorowych urz

dzenie/układ nadrz

dny,

inicjalizuj

cy i ko

cy transmisj

• Slave

- w systemach wieloprocesorowych urz

dzenie/układ podporz

dkowany,

obsługiwany przez urz

dzenie nadrz

dne

• Data Rate

Baud Rate

- szybko

ść

transmisji, liczba bitów przesyłanych znaków

w jednostce czasu (bps - baud per second)

• Half Duplex

- czasowe rozdzielenie, naprzemienne nadawanie i odbiór;

liwo

ść

ró

nej szybko

ci pracy nadajnika i odbiornika

• Full Duplex

- równoczesne niezale

ne nadawanie i odbiór znaków z t

sam

szybko

nadajnika i odbiornika

Typy transmisji

• Unbalanced Data Transmission

- szeregowa transmisja danych przy

wykorzystaniu jednego przewodu dla nadajnika i dla odbiornika, np. RS-232,
I

C, CAN

• Balanced Data Transmission

- szeregowa transmisja danych przy

wykorzystaniu dwóch przewodów, przewa

nie ró

nicowo, dla nadajnika i dla

odbiornika, np. RS-485, CAN, USB

• RS-232

- Recommended Standard 232 (rok 1969)

EIA/TIA-232 - Electronic Industries Association / Telecommunication Industries
Association

• I2C Bus

- Inter Integrated Circuit Bus; Philips

• CAN

- Controller Area Network; Bosch

• USB

- Universal Serial Bus; Intel

Kodowanie danych ze składową stałą

NRZ

(Non Return to Zero)

Binary Data

NRZI

(Non Return to Zero Inverted)

zmiana sygnału dokonywana w połowie transmitowanego znaku - stanu ‘0’;

brak zmiany sygnału dla stanu ‘1’ (np. USB)

bezpo

rednia zamiana stanów logicznych na sygnały znaków (np. RS232)

Kodowanie danych bez składowej
stałej

(Biphase Space)

Binary Data

Manchester

(Biphase)

zmiana sygnału dokonywana w połowie transmitowanego znaku (

UNI/O

Bus

zbocze opadaj

ce dla stanu ‘0’

zbocze narastaj

ce dla stanu ‘1’

zamiana stanu logicznego na pocz

tku transmitowanego bitu:

dodatkowa zmiana w połowie transmitowanego bitu dla stanu ‘0’

Asynchroniczna

bez sygnału taktuj

cego:

RS232, CAN, USB

Synchroniczna

z sygnałem taktuj

cym:

SPI, I

C-Bus, FireWire (IEEE-1394)

Szeregowa transmisja danych

Transmisja asynchroniczna

• Brak linii sygnału taktuj

cego

• UART

(Universal Asynchronous Receiver - Transmitter)

ACE

(Asynchronous Communication Elements)

SCI

(Serial Communication Interface)

uniwersalny układ do 2-przewodowej, asynchronicznej transmisji
szeregowej:

• ramka danych: bit startu, 5-8 bitów danych, 1-2 bity kontrolne, 1-2

bity stopu

• dane kodowane w standardzie NRZ

• oddzielne linie nadajnika i odbiornika

• transmisja full duplex

RS-232 ⇒

⇒

TIA/EIA-232-F

(1/2)

• wprowadzony w

1962

w celu standaryzacji szeregowej wymiany danych

dzy:

– DTE (Data Terminal Equipment) - pocz

tkowo PC

– DCE (Data Circuit-Terminating Equipment) - pocz

tkowo modem

• najta

szy, niskonapi

ciowy, najpowszechniejszy standard szeregowej

wymiany danych: myszka, ploter, drukarka, skaner, zewn

trzny modem

itp.

• obecnie standard

TIA/EIA-232-F

okre

laj

cy relacj

dzy:

– szybko

transmitowanych danych

– czasami transmisji
– szybko

narostu i opadania zboczy sygnału

Jose M. Soltero, Jing Zhang, and Ernest Cox Linear Products
Low-Voltage, Single-Supply 232-Standard Interface Solutions
Application Report, SLLA083A - SEPTEMBER 2000

RS-232 ⇒

⇒

TIA/EIA-232-F

(2/2)

• ograniczony do

1ms

czas zmian je

li szybko

ść

transmitowanych danych < 40bps

• 4% limit

czasu zmian dla szybko

ci 40 bps .. 200 kbps

• ograniczenie szybko

ci narostu/opadania sygnału nadajnika do

30 V/

µµµµ

• ograniczenie szybko

ci transmitowanych danych do 20 kbps (obecnie do 250 kbps)

[

]

TIA/EIA-232-E and -F,

EIA-232-D, RS-232-C

4% Limit

30 V/

µµµµ

s Limit

20k

250k

TIA/EIA-232-F

poziomy napi

ęć

Motorola MC68HC708MP16

Standard C51

RxD

Shift

Clock

Start Bit

Data Bit

RxD

Shift

Clock

Start

Data

Bit

C51

MC68HC708MP16

Motorola MC68HC708MP16

RxD

Clock

Start Bit

Data Bit

stan RxD dla:

RT3, RT5, RT7

weryfikacja

NF (Noise Flag)

RT7, RT8, RT9

bitu startu

bitu danych

bitu startu

bitu danych

0 0 0

tak

0 0 1

tak

0 1 0

tak

0 1 1

nie

1 0 0

tak

1 0 1

nie 1

1 1 0

nie 1

1 1 1

nie 1

Standard C51

Stabilność generatora taktującego

RxD

TxD

Start

LSB

MSB

Stop

Bit

T
2

maksymalna zmiana czasu wewn

trznego

testu odebranego bitu:

1 1
2 16

δδδδ

T =

dodatkowe zało

enia:

• N = 10 lub 11, liczba przesyłanych bitów znaków
• taka sama tolerancja cz

stotliwo

ci f

OSC

nadajnika i odbiornika

• dodatkowe opó

nienia w wewn

trznej strukturze odbiornika

• stany nieustalone w liniach transmisyjnych

δδδδ

T < 3% dla 8 bitów danych (teoret. < 4,3%)

δδδδ

T < 2,8% dla 9 bitów danych (teoret. < 4,0%)

Stabilno

ść

wewn

trznego generatora mikrokontrolera

δδδδ

T=2,5%

jest wystarczaj

ca dla typowych zastosowa

UARTu.

7-8-9

Standard C51

Rezonator kwarcowy 11.059.200 MHz

Baud Rate

SMOD

TH1

Baud Rate

(ideal)

(real)

[%]

1.200

232

1.200

208

1.200

2.400

244

2.400

232

2.400

4.800

250

4.800

244

4.800

9.600

253

9.600

250

9.600

19.200

254,5

254

14.400

-25

255

28.800

+50

253

19.200

OSC

= 11.059.200 Hz, BD = 0

Standard C51

Rezonator kwarcowy 12.000.000 MHz

OSC

= 12.000.000 Hz, BD = 0

Baud Rate SMOD TH1

TH1

Baud Rate

(ideal)

(real)

[%]

1.200

229,96

230

1.201,9

0,16

203,92

204

1.201,9

0,16

2.400

242,98

243

2.403,8

0,32

229,96

230

2.403,8

0,32

4.800

249,49

249

4.464,3

6,99

242,98

243

4.807,7

0,16

9.600

252,74

253

10.416,7

8,5

249,49

249

8.928,6

-7,0

19.200

254,47

254

15.625

-19

252,74

253

31.250

Historia

1985

- Robert Bosch GmbH proponuje interfejs szeregowy w celu

ujednolicenia wymiany danych w przemy

le samochodowym (lotniczym), jako

odpowied

na wymagania stawiane przez dwóch niemieckich producentów

samochodów: Daimler-Benz i BMW (obecnie tak

e: VW, Renault, PSA,

Volvo, Saab i inni)

podstawowe wymagania

−

niskie koszty linii transmisyjnych,

−

a szybko

ść

przesyłanych danych,

−

a niezawodno

ść

i wiarygodno

ść

transmitowanych informacji,

−

odporno

ść

na zakłócenia elektryczne,

−

automatyczna (sprz

towa) detekcja mo

liwie wszystkich bł

dów

wyst

puj

cych w trakcie transmisji danych

protokół szeregowej

wymiany danych mi

dzy w

złami nadawczymi i

odbiorczymi, mi

dzy warstwami

fizycznymi

logicznymi

obecnie standard

CAN 2.0A

11-bitowym identyfikatorem

złów, (praktycznie

2032 w

złów) lub

CAN 2.0B

29-bitowym identyfikatorem

złów

Cechy

identyfikator w

zła nie jest jego adresem – ten sam w

zeł mo

e mie

wiele ró

nych identyfikatorów

w zale

ci od pełnionej funkcji

elastyczno

ść

systemu

- doł

czanie kolejnych w

złów bez konieczno

zmian sprz

towych i programowych

konfiguracja sieci typu

Multi-Master

, zorientowana obiektowo

niezawodno

ść

magistrali

- detekcja i sygnalizacja przez ka

dy w

zeł

bł

dów transmisji:

→

wszystkich bł

dów globalnych,

→

wszystkich bł

dów lokalnych nadajników,

→

do 5 przypadkowych bł

dów w ramce,

→

do 15 bł

dów w ramce powoduj

cych zmian

długo

ci poszczególnych

ęś

ci ramki,

→

dowolnego bł

du nieparzysto

ci w ramce,

→

grupowanie danych w ramki, od 0 do 8 bajtów w ramce,

→

prawdopodobie

stwo niewykrycia bł

du w ramce mniejsze ni

stopa_bł

dów

∗

4,7

∗

-11

Transmisja ramek

automatyczna detekcja bł

dów

transmisji:

→

grupowanie danych w ramki (

Frame

→

kontrola nadawanych danych i stanu magistrali,

→

cykliczna kontrola nadmiarowa (

CRC

→

bity separacji i potwierdzenia (

ACK

→

dodatkowe bity synchronizacji (

Stuff bits

2-przewodowa-ró

nicowa

lub 1-przewodowa magistrala, prowadzona za

rednictwem kabla koncentrycznego, skr

tki lub

wiatłowodu,

szybko

ść

transmisji danych od

5 Kbitów/s .. do 1Mbita/s

(40 m),

maksymalna

odległo

ść

złów ograniczona do

10 km

(5 Kbitów/s)

Ramka 2.0B

SOF -

tart

eader

ID -

IDentifier

RTR -

emote

ransmit

equest

SRR -

ubstitute

emote

equest

IDE -

entifier

xtension bit

r1, r0 -

eserved bits

DLC -

ata

ength

ode

CRC -

yclic

edundancy

ode

ACK -

ACK

nowledge

EOF -

rame

INT -

INT

erframe space

Arbitraż

11 bitowy

identyfikator

Bity

kontrolne

Dane

Suma

kontrolna

Potw.

Koniec

ramki

S
O
F

R
T
R

DLC

4 bity

Bajty

danych

0 .. 8

15 - bitów

CRC

Przerwa

Oczeki-

wanie

Arbitration Field

Control Field

Data Field

CRC Field

ACK

EOF

INT

Bus Idle

7 bitów

min

3 bity

S
R
R

D
E

18 bitowy

identyfikator

Exte nde d Format

ID28 .. ID18

ID17 .. ID0

Kodowanie

ze wzgl

du na brak sygnału zegarowego w magistrali i problemy

synchronizacji

układów peryferyjnych (np. SLIO/CAN P82C150 - Philips) ma wewn

trzny generator

synchronizowany stanem magistrali, wprowadzono

kodowanie bitów

metod

dostawiania bitu

(

Bit Stuffing

– po 5 bitach aktywnych (

dominant

) wstawiany jest 1 bit pasywny (

recessive

– po 5 bitach pasywny (

recessive

) wstawiany jest 1 bit aktywnych (

dominant

)

1 2 3 4 5 6

1 2 3 4

1 2 3 4 5

wejściowy

strumień

danych

strumień

bitów

7 8 9 10

7 8 9

1 2 3 4 5 6

2 3 4 5 6

wyjściowy

strumień

danych

7 8 9 10

Stuff

Bit

magistrala
CAN

Sygnały napięciowe

(tryb szybki)

CAN_H

CAN_L

Napięcie

3,5V

2,5V

1,5V

stan pasywny

(recessive)

stan aktywny

(dominant)

stan pasywny

(recessive)

Węzeł 1

Węzeł 30

CAN_H

CAN_L

Magistrala CAN

120

Ω

120

Ω

Standardy

CANaerospace

www.mstock.com (Michael Stock Flight Systems)

CANary

www.atmel.com

CANopen

www. can-cia.de

CAN Kingdom

www.cankingdom.org

DeviceNet

www.odva.org

NMEA2000

communication protocol based upon the J1939
Controller Area Network standard from the National
Marine Electronics Association (NMEA) to
interconnect various electronic units onboard ships
and smaller recreational and commercial vessels.

PeliCAN

www.semiconductors.philips.com

SAE J1939

www.sae.org (The Society of Automotive Engineers)

Data Flow Types

The USB supports functional data and control exchange between the
USB host and a USB device as a set of either uni-directional or bi-
directional

pipes

USB data transfers take place between host software and a particular

endpoint

on a USB device.

Such associations between the host software and a USB device
endpoint are called pipes. In general, data movement though one pipe
is independent from the data flow in any other pipe.

A given USB device may have many pipes. As an example, a given
USB device could have an endpoint that supports a pipe for
transporting data to the USB device and another endpoint that supports
a pipe for transporting data from the USB device.

Data Flow Types

- basic types of data transfers

Control Transfers

Used to configure a device at attach time and can be used for other
device-specific purposes, including control of other pipes on the device.

Bulk Data Transfers

Generated or consumed in relatively large and bursty quantities and
have wide dynamic latitude in transmission constraints.

Interrupt Data Transfers

Used for characters or coordinates with human-perceptible echo or
feedback response characteristics.

Isochronous Data Transfers

Occupy a prenegotiated amount of USB bandwidth with a prenegotiated
delivery latency. (Also called streaming real time transfers).

pipe supports only one of the types of transfers

described above

for any given device configuration.

Data Speed - Lines (D+ and D-)

Low Speed: 1,5 Mbit/s

±1.5% (15,000ppm)

Full Speed:

12 Mbit/s

±0.25% (2,500ppm)

/ host ±0.05% (500ppm)

High Speed: 480 Mbit/s

±0.05% (500 ppm)

USB Cable

Example Full-speed CMOS Driver Circuit

Device Speed Identification

The

high-speed

device

leaves the D+ pull-up
resistor connected,
leaves the high-speed
terminations disabled,
and drives the high-
speed signaling current
into the D- line.

Low-speed

Full-speed

Data Encoding/Decoding

The USB employs

NRZI

data encoding when transmitting packets. In

NRZI encoding, a “

” is

represented by no change

in level and a “

” is

represented by a change

in level.

The

high

level represents the

state on the data lines in this and

subsequent figures showing NRZI encoding. A string of zeros causes
the NRZI data to toggle each bit time.

Idle

DATA

Idle

NRZI

Bit Stuffing / Synchronization (SYNC)

Bit Stuffed

DATA

Sync Pattern

(Synchronization)

Packed Data

DATA

6 x HIGH

Stuffed Bit

NRZI

Idle

Bit stuffing is enabled beginning with the

Sync Pattern

(0x80) and

throughout the entire transmission. The data “one” that ends the Sync
Pattern is counted as the first one in a sequence. Bit stuffing by the
transmitter is always enforced, without exception.

LSB First

Packet Formats

PID

Addr

ENDP

CRC5

Idle

Token Packet

PID

Frame#

CRC5

Idle

SOF Packet

PID

Data

CRC16

Idle

Data Packet

Sync

PID

Idle

Handshake Packet

PID

PID Packet
Format

EOP

Sync Pattern

8 bits

7 bits

4 bits

5 bits

8 bits

≥

∗

PERIOD

8 bits

11 bits

5 bits

8 bits

≥

∗

PERIOD

8 bits

0..1023

bytes

16 bits

8 bits

≥

∗

PERIOD

Sync

PID Packet Formats

PID

Pocket

PID

Type

Name

Token

OUT

Token

SOF

SOF marker, frame number

Token

SETUP

Data

Data0

Data packet PID even

Data1

Data packet PID odd

Handshake

ACK

Error-free data packet

NAK

Device cannot accept
or send data

STALL

Endpoint halted

Special

PRE

Enables low-speed

What is USB Enumeration ?

Enumeration

is the process by which a USB device is attached to a

system and is assigned a specific

numerical address

that will be used to

access that particular

device

. It is also the time at which the USB host

controller queries the device in order to decide what type of device it is in
order to attempt to assign an appropriate driver for it.

Some of the

basic commands

issued by the host to the device are:

• Get Device Descriptor

– Overall information about the device

(manufacture, firmware version …)

• Set Address

– Instructs the device change it’s current address

settings

• Get Configuration Descriptor

– How the endpoints will be used

• Get Interface Descriptor

– Various different interface that the device

may use

• Get String Descriptor

– Unicode strings for Manufacture and Product

This process is a

fundamental step for every USB device

, fore without it,

the device would never be able to be used by the OS.

Standard Device Descriptor

The device descriptor is sent by the device when the Host sends a
GET_DESCRIPTOR request with a DEVICE Descriptor type.

struct usb_device_descriptor {

Uchar bLength;

/* Size of this descriptor in bytes

Uchar bDescriptorType;

/* DEVICE descriptor type

Uint16 bcdUSB;

/* Binay Coded Decimal Spec. release

Uchar bDeviceClass;

/* Class code assigned by the USB

Uchar bDeviceSubClass;

/* Sub-class code assigned by the USB

Uchar bDeviceProtocol;

/* Protocol code assigned by the USB

Uchar bMaxPacketSize0;

/* Max packet size for EP0 (8, 16, 32, 64)

Uint16 idVendor;

/* Vendor ID

Uint16 idProduct;

/* Product ID assigned by the manufacturer */

Uint16 bcdDevice;

/* Device release number

Uchar iManufacturer;

/* Index of manu. string descriptor

Uchar iProduct;

/* Index of prod. string descriptor

Uchar iSerialNumber;

/* Index of S.N. string descriptor

Uchar bNumConfigurations;

/* Number of possible configurations

};

Device Descriptor - example

DEVICE Descriptor:

code struct usb_st_device_descriptor usb_device_descriptor = {

0x12,

/* Size of this descriptor in bytes

0x01,

/* DEVICE descriptor type

0x1001,

/* Binay Coded Decimal Spec. release

0x00,

/* Class code assigned by the USB

0x00,

/* Sub-class code assigned by the USB

0x00,

/* Protocol code assigned by the USB

0x08,

/* Max packet size for EP0 (8, 16, 32, 64)

0xEB03,

/* Vendor ID (0x03EB - Atmel)

0x0320,

/* Product ID assigned by the manufacturer

(0x2003 - HID Keyboard)

0x0001,

/* Device release number

0x01,

/* Index of manu. string descriptor

0x02,

/* Index of prod. string descriptor

0x03,

/* Index of S.N. string descriptor

0x01

/* Number of possible configurations

};

USB Class Codes

Base

Descriptor

Description

Class

Usage

00h

Device

Use class information in the Interface Descriptors

01h

Interface

Audio

02h

Both

Communications and CDC Control

03h

Interface

HID (Human Interface Device)

05h

Interface

Physical

06h

Interface

Image

07h

Interface

Printer

08h

Interface

Mass Storage

09h

Device

Hub

0Ah

Interface

CDC-Data

0Bh

Interface

Smart Card

0Dh

Interface

Content Security

0Eh

Interface

Video

0Fh

Interface

Personal Healthcare

DCh

Both

Diagnostic Device

E0h

Interface

Wireless Controller

EFh

Both

Miscellaneous

FEh

Interface

Application Specific

FFh

Both

Vendor Specific

DALI

Technical characteristics

dimming range of DALI ballasts: 0.1% - 100%, lower limit depending upon the
manufacturer

physical low-level at 0 V (-4.5 to +4.5 V),
high-level an voltage of 16 V (9.5 to 22.5 V),

no safety insulation in ballasts

one or more DALI Power Supplies to a maximum current of 250mA ,

maximum of 2 mA for each connected to interface

devices

maximum 64 (6 bits) devices for

individual address

data transfer rate of 1200 bits per second

maximum voltage decrease of 2 Volt
between the sender and receiver is

no special cabling requirements, necessary
2

∗

1,5 mm

to full distance

maximum 984 feet (300 m) cable from
master to ballast (max 2 V drop)

The ABC’s of DALI. Save energy, invest in future flexibility

Advance Transformer Co. 2003, CO-7110-R01 (2/03)

(Protective
Earth)

Transmisja synchroniczna

stan linii danych

stan linii taktuj

cej

Wymagane minimum dwie linie steruj

ce:

• danych (Data)
• taktuj

ca (CLK)

stan linii taktuj

cej

lub

SPI or Microwire

SPI

(Serial Peripheral Interface Bus or SPI bus) developed by

Motorola

Microwire

developed by

National Semiconductor

Synchronous interfaces are characterized by the presence of a dedicated
receive/transmit clock signal

A "Master" device usually outputs a clock signal that is received by all
"Slave" devices to receive and transmit data in synch

The advantage: Each device works with the transmit/receive clock of the
master independent of any oscillator variations of each individual device;
so these interfaces are very suitable for use with cheap oscillators that
have large frequency variations

In addition I

C is level sensitive - in contrast to Microwire and SPI, which

are edge sensitive.

SPI

Microwire Signals

A Microwire multiple slave configuration looks similar, with the difference that
the master's SO pin is connected to the slaves' SI pins and the slaves' SO
pins are connected to the master's SI pin:

SPI Signals

Microwire Signals

SCLK – Serial Shift Clock

SK – Serial Shift Clock

MOSI – Master Out Slave In

SO – Serial Out (both master & slave)

MISO – Master In Slave Out

SI – Serial In (both master & slave)

/SS – Slave Select

/CS – Chip Select

SPI / Microwire - signal

SPI:

MISO

- Master Input Slave Output

MOSI

- Master Output Slave Input

SCK

- Serial CloCK

/SS

- Slave Select

SCK
SK

/SS or /CS

Microwire:

– Serial In (both master & slave)

– Serial Out (both master & slave)

– Serial Shift Clock

/CS

– Chip Select

MISO

MOSI

GND

SPI Generator

Freescale Semiconductor (

www.freescale.com

)

SPIGen is a fully customizable SPI generator which can easily adapt to

a wide variety of SPI protocol specifications. It can be installed on any
Windows-based operating system, and it uses the parallel port of your
computer to interface with your test hardware.

Właściwości

(1/2)

doł

czanie lub odł

czanie układów bez zmiany konfiguracji magistrali

2-przewodowa, 2-kierunkowa magistrala:

→

SDA

(Serial DAta) - linia danych

→

SCL

(Serial CLock) - linia zegara (taktuj

ca)

→

obie linie magistrali typu: Open-Drain lub Open-Collector

dy układ ma własny, indywidualny adres:

→

7 bitowy w trybie standardowym (Standard Mode)

→

10 bitowy w trybie szybkim (Fast Mode)

→

brak zewn

trznych układów dekoduj

cych adresy urz

dze

szeregowa, 8-bitowa, 2-kierunkowa wymiana danych

wbudowane protokoły wymiany danych i testowania stanu magistrali

ograniczenie

szybko

transmisji danych:

→

100 kbit/s (Standard )

→

400 kbit/s (Fast)

→

3,4 Mbit/s (High-Speed,

)

Właściwości

(2/2)

dy układ mo

e pełni

rol

nadajnika danych (

Transmitter

) lub

odbiornika danych (

Receiver

), wyj

tkiem s

sterowniki wy

wietlaczy,

które mog

jedynie odbiornikami

dy układ mo

e by

układem zarz

dzaj

cym (

Master

) lub

podporz

dkowanym (

Slave

)

układem nadrz

dnym (

Master

) jest układ inicjalizuj

cy transmisj

pozostałe układy staj

automatycznie podporz

dkowanymi (

Slave

)

magistral

e zarz

dza

wiele kontrolerów (

Multi

Master

)

wbudowane procedury

arbitra

w przypadku dost

pu do magistrali

cej ni

jednego układu zarz

dzaj

cego (poł

czenie typu AND na linii

SCL)

procedury

synchronizacji

sygnału taktuj

cego (SCL) w przypadku

równoczesnego dost

pu do magistrali kilku układów

Układy we/wy

Takt

SCL

SDA

Dane

układ 1

Takt

Dane

układ n

Transmisja bitów - dane, Start, Stop

SDA

SCL

dane

stabilne

zmiana

danych

SDA

SCL

Start

Koniec

Sekwencje:

start
stop

Transmisja bitów

SCL

Start

Stop

2-7

1-7

ACK

R/W

Adres

odbiornika

dane

ACK

odbiornika

nadajnik

odbiornik

odbiornik
niegotowy

MSB

LSB

SDA

7-bitowy

adres odbiornika

start

ACK

R/W#

8-bitowe

dane

ACK

8-bitowe

dane

ACK

8-bitowe

dane

stop

ACK

arbitra

dla linii SDA

w czasie SCL = HIGH

arbitra

dla kolejnych bitów adresu, bitu kierunku R/W# oraz bitów danych

pozostaje nadajnik, który jako pierwszy wygenerował stan niski (LOW) na
linii SDA, podczas gdy inne utrzymywały stan wysoki (HIGH)

układ przegrywaj

cy arbitra

zwalnia linie SDA i SCL

li nadrz

dny nadajnik (master) przegrywa arbitra

, to generuje sygnał

taktuj

cy (linia SCL) do zako

czenia bie

żą

cego bajtu

arbitra

zabroniony w trakcie powtarzanej sekwencji startu i stopu

ArbitraŜ

dane_1

dane_2

SDA

SCL

Start

przegrany arbitra

przez dane_1

SDA

≠

dane_1

7-bitowa transmisja danych - wpis

dane z nadrz

dnego nadajnika (Master)

do podporz

dkowanego odbiornika (Slave)

z podaniem wewn

trznego adresu odbiornika

bez zmiany kierunku transmisji danych (nadawanie)

7-bitowy

adres

odbiornika

R/W

ACK

8-bitowy adres

wewn

trzny

odbiornika

ACK

8-bitowe dane

do Slave

ACK

8-bitowe dane

do Slave

ACK

ACK generuje
Slave

7-bitowa transmisja danych - odczyt

dane z podporz

dkowanego odbiornika (Slave)

do nadrz

dnego nadajnika (Master)

z podaniem wewn

trznego adresu odbiornika

ze zmian

kierunku transmisji danych (odbiór)

7-bitowy

adres

odbiornika

R/W

ACK

8-bitowy adres

wewn

trzny

odbiornika

ACK

8-bitowe dane

do Master

ACK

7-bitowy

adres

odbiornika

R/W

ACK

8-bitowe dane

do Master

ACK generuje
Slave

ACK generuje
Master

FireWire

initiated by

Apple

, developed by the Working Group (IEEE 1394) and

engineers from Texas Instruments, Sony, Digital Equipment Corporation,
IBM, STMicroelectronics

i.LINK

Sony

's implementation uses only the 4 signal pins (omitting the two

pins which provide power to the device - separate power connector)

used

for connection of data storage devices and DV (digital video) cameras,

but is also popular in industrial systems for machine vision and professional
audio systems

integrated

into: Power Macs, iMacs, eMacs, MacBooks, MacBook Pros, iPod

preferred over the more common USB for its

greater effective

speed (higher

sustained data transfer rates) and power distribution capabilities, and
because it does

not need

a computer

host

Technical specifications

FireWire

bus appears as a large, 64-bit memory-mapped

address space with each device, represented by a node,
occupying a specific address range (high-order 16 bits
identify the node and the remaining 48 bits are for device-specific use)

connect up to

63 peripherals

in a

tree topology

allows

peer-to-peer

(P2P or PtP) device communication - such as

communication between a scanner and a printer (without using system
memory or the CPU)

supports

multiple hosts

per bus

bit transfer rates

: S100 (100Mbit/s), S200, S400, S800 (800Mbit/s)

designed to support

Plug-and-play

and

hot swapping

six-wire cable

, can supply up to

45 watts

of power

per port

at up to

30 V

allowing moderate-consumption devices to operate without a separate power
supply

P2P

Data Transfer

Asynchronous Transfer Mode

allows for periodic data transfer with

guaranteed delivery, error-checking and retransmission mechanisms to
take place (for example simply

copying the data from a CD-ROM to a

hard drive

- don’t want to lose any information during the copy)

Minimum

data block size

for an

asynchronous

packet: 100Mbps (512

bytes), 200Mbps (1.024 bytes), 400Mbps (2.048 bytes)

Isochronous Transfer Mode

best-effort delivery is used to deliver data

across the bus at a constant rate, no error correction nor retransmission
is available (for example stream

video from a digital camera to the

Internet

- necessary bandwidth is known a priori and the data needs to

be sent at constant intervals)

FireWire -

Signals

signaling mechanism
uses data

strobe

encoding

, a rather

clever technique that
allows easy extraction
of a clock signal with
much better jitter
tolerance than a
standard clock/data
mechanism

drivers on each port (TPA and TPB) are designed to work with an external
112-

Ω

termination-resistor network

(this is to match the 110-

Ω

cable

impedance – one network must be provided at each end of the twisted-pair
cable)

two twisted pairs

TPA

and

TPB

used for signaling, bidirectional and tri-state

TPA+/–

is used to

transmit strobe signal

and

receive data

TPB+/–

is used to

receive strobe signal

and

transmit data