Elektronika
Stosowana
Układy cyfrowe
Elektronika
Stosowana
Układy cyfrowe
Klasyfikacja układów
cyfrowych
• ze względu na sposób przetwarzania
informacji
• ze względu na technologie w jakiej
wykonano bramki logiczne
• ze względu na stopień scalenia
Ze względu na sposób
przetwarzania informacji rozróżnia
się dwie główne klasy układów
logicznych:
• układy sekwencyjne
• układy kombinacyjne
Ze względu na technologie w
jakiej wykonano bramki logiczne:
• bipolarne
TTL (ang. Transistor-Transistor Logic)
ECL (ang. Emitter Coupled Logic)
I²L (ang. Integrated Injection Logic)
• unipolarne
NMOS i PMOS
CMOS (ang. Complementary MOS)
Ze względu na stopień
scalenia:
• SSI- Mały stopień scalenia (bramki logiczne, przerzutniki)-
liczba bramek do 10, liczba elementów do 100
• MSI- Średni stopień scalenia (multipleksery, dekodery,
liczniki, rejestry)- liczba bramek 10-100, liczba elementów
100-1000
• LSI- Duży stopień scalenia (pamięci, mikroprocesory)-
liczba bramek 100-10000 , liczba elementów 1000-100000
• VLSI- Bardzo duży stopień scalenia- liczba elementów
>100000
ZASADNICZE PARAMETRY
CYFROWYCH UKŁADÓW
SCALONYCH
• szybkość działania
• moc strat
• odporność na zakłócenia
• zgodność łączeniowa i
obciążalność
Szybkość działania
Podstawową miarą szybkości działania
układu cyfrowego jest czas propagacji tp,
natomiast w układach sekwencyjnych,
częstotliwość impulsów sterujących
UCC- napięcie zasilania, ICC- prąd zasilania, UI(UO)-
napięcie wejściowe (wyjściowe),
UT- umowny poziom napięcia odpowiadający zmianie stanu logicznego
Moc strat
• Moc strat P układu określa się jako P=UCCICC ,
gdzie UCC jest napięciem zasilającym i ICC jest
prądem pobieranym ze źródła zasilania. Moc strat
można określić dla dwóch stanów logicznych na
wyjściu, można określić moc PL= UCCICCL (przy
poziomie niskim na wyjściu) i PH= UCCICCH (przy
poziomie wysokim na wyjściu).
• Moc średnią przy danym okresie przełączeń T =
twOL + twOH można w przybliżeniu określić jako:
Zależności średniej mocy strat P pojedynczej bramki od częstotliwości
Odporność na zakłócenia
Wartość odporności na zakłócenia w określonym stanie na
wejściu to
maksymalna amplituda sygnału, która oddziałując na to
wejście nie
spowoduje niepożądanej zmiany stanu wyjściowego. Ze
względu na
czas trwania impulsów zakłócających, zakłócenia dzielimy na:
– dynamiczne- czas trwania impulsu jest mniejszy
od czasu propagacji
– statyczne- czas trwania impulsu jest dłuższy od
czasu propagacji
Miarą odporności układu scalonego na działanie
zakłóceń jest margines zakłóceń statycznych i margines
zakłóceń dynamicznych.
Zależność amplitudy impulsu zakłócającego od czasu trwania
impulsu (margines zakłóceń dynamicznych):
Zgodność łączeniowa i
obciążalność
Obciążalność Nmax jest to miara ilości wejść układów
tej samej serii, które mogą być jednocześnie
przyłączone do jednego wyjścia.
W układach scalonych TTL jest ona standardowo
równa 10
Inwerter obciążony n
inwerterami
Opóźnienie propagacji
dla
różnych obciążalności n
W dalszej części
prezentacji zajmiemy się
układami TTL, CMOS,
BiCMOS oraz starszymi
rodzinami układów
Układ TTL- Standard
Rodziny układów bipolarnych
TTL
Fast TTL
74F
Szybki TTL
Advanced Low Power
Schottky TTL
74ALS
Rozszerzony Scottky
TTL o niskim
poborze prądu
Low Power Schottky
TTL
74LS
Schottky TTL o
niskim poborze
prądu
Advanced Schottky
TTL
74AS
Rozszerzony
Schottky TTL
Schottky TTL
74S
Wersja Schottky TTL
Standard TTL Version
74
Wersja podstawowa
TTL
Zasadnicze parametry układów
TTL
Schemat bramki NAND z serii
standardowej TTL
Układy logiczne CMOS
Rodziny układów logicznych CMOS
• 4000 (najstarsza z rodzin CMOS)
• 74C
• 74HC, 74 HC4000
• 74HCT
• ACL (AC- poziom CMOS, ACT- poziom TTL)
• FCT
• AHC- Advanced High- Speed CMOS
Zasadnicze parametry
układów logicznych CMOS
Starsze rodziny układów
logicznych
• ECL Emiter Coupled Logic
• RTL Resistor Transistor Logic
Porównanie układów TTL i
CMOS
• Układy TTL wymagają zasilania 5V, podczas gdy CMOS
pracują poprawnie w szerszym zakresie: od +2V do +6V
(AC, HC), a od +3V do +18V układy serii 4000B 74C.
Niskonapięciowe układy CMOS mogą być zasilane
napięciem 0,8V- 2,6V.
• Wejście bramki TTL utrzymywane w stanie niskim
zachowuje się jak źródło prądowe, zatem aby utrzymać stan
niski należy ten prąd odebrać. Nie sprawia to problemów
gdy mamy do czynienia z samymi układami TTL, ponieważ
wyjścia (nasycony tranzystor n-p-n) są w stanie wchłonąć
dużo prądu. Sprawa się komplikuje gdy bramka TTL jest
sterowana sygnałem z wyjścia układu innej rodziny. W
układach CMOS wartość prądu wejściowego jest równa
zeru.
Porównanie układów TTL i
CMOS
• Próg przełączania TTL odpowiada dwóm spadkom napięcia
na diodzie (ok. 1,3V) podczas gdy próg przełączania bramki
CMOS równy jest połowie wartości napięcia zasilania.
• Układy TTL pobierają w stanie statycznym dość dużo prądu.
• Zakres szybkości układów TTL rozciąga się od 33MHz do
150 MHz. CMOS- od 4MHz do 160MHz
• Margines zakłóceń CMOS bliski jest 30% UCC, natomiast dla
TTL (oraz szybkich CMOS) to ok. 8% UCC.
Porównanie charakterystyk
układów TTL i CMOS
Charakterystyki wejściowe
Porównanie charakterystyk
układów TTL i CMOS
Charakterystyki przejściowe
Porównanie charakterystyk
układów TTL i CMOS
Charakterystyki wyjściowe
Porównanie częstotliwości
pracy różnych układów
logicznych
Ewolucja układów logicznych
Dla osób zainteresowanych
polecam prezentacje
zamieszczoną pod adresem
Literatura
P. Horowitz, W.Hill „Sztuka Elektroniki t.2”
S. Kuta „Elementy i układy elektroniczne t.2”
Strony internetowe:
http://layer.uci.agh.edu.pl/~maglay/wrona/pl/podstrony/dydak
