EEKsem3_bramki_logiczne

Temat i plan wykładu

Tranzystor jako element cyfrowy

1. Wprowadzenie

2. Tranzystor jako łącznik

3. Inwerter tranzystorowy

4. Charakterystyka przejściowa

5. Odporność na zakłócenia

6. Definicja czasów przełączania

7. Czas propagacji bramki

Wprowadzenie

Technika cyfrowa jest obszarem wiedzy o całkowicie
interdyscyplinarnym obliczu. Jej zagadnienia kształtowane z
jednej strony przez języki opisu sprzętu, a z drugiej przez
programowalne moduły logiczne, śmiało mogą być zaliczone
zarówno do Informatyki, Elektroniki jak i Telekomunikacji.
Techniki projektowania układów cyfrowych polegają juŜ nie tylko
na składaniu układu z dostępnych komponentów, a raczej na
procesie formalnej, abstrakcyjnej specyfikacji projektu w
odpowiednim języku opisu sprzętu (HDL – Hardware Description
Language) oraz na transformacji tej specyfikacji przy uŜyciu
róŜnorodnych narzędzi komputerowego wspomagania projektowania
CAD (Computer Aided Design). Technika cyfrowa ma wielki wpływ
na wszystkie obszary ludzkiej aktywności; między innymi
radykalnie przeobraziła metody i formy komunikacji społecznej
zarówno w ujęciu zbiorowym jak i indywidualnym, a układy
cyfrowe moŜna dziś znaleźć niemal w kaŜdym urządzeniu
technicznym.

Wprowadzenie

W zaleŜności od technologii i techniki projektowania
specjalizowane układy scalone klasyfikujemy w następujących
kategoriach:

a) układy zamawiane przez uŜytkownika (Full Custom),

b) układy projektowane przez uŜytkownika (Semi Custom),

c) układy programowane przez uŜytkownika (FPLD – Field
Programmable Logic Devices).

Coraz większą rolę w technice cyfrowej odgrywają programowalne
moduły logiczne (FPLD – Field Programmable Logic Devices),
krótko zwane układami (strukturami) programowalnymi.

Układy programowalne to – z punktu widzenia struktury – układy
typu matrycowego lub komórkowego, jednak z moŜliwością
programowania połączeń na drodze elektrycznej. W ich przypadku
proces produkcyjny jest odmienny – producent dostarcza
„prefabrykaty” projektantowi, który moŜe je zaprogramować u
siebie „na biurku”.

Definicja czasów przełączania

czas opó

nienia (ang. delay time)

czas opadania (ang. fall time)

czas magazynowania (ang. storage time)

czas narastania (ang. rise time)

Czas magazynowania t

wyst

puje przy zatykaniu

tranzystora, podczas
wychodzenia ze stanu
nasycenia (U

CEsat

eli U

> U

CEsat

to t

=0.

Szybkie ł

czniki – tranzystory

nienasycone.

Temat i plan wykładu

Podstawowe bramki logiczne

1. Elementarne funkcje logiczne, symbole

2. Struktura bramek bipolarnych, CMOS i BiCMOS

3. Parametry bramek

4. Rodziny układów cyfrowych

5. Bramki transmisyjne

6. Elastyczność łączeniowa bramek

Modele prostych funktorów logicznych

NOT

zaś

>+3V

AND

zaś

>+3V

∗

zaś

>+3V

NOR

Klasy układów cyfrowych

TTL (Transistor – Transistor - Logic) – układy TTL,

ECL (Emiter – Coupled Logic) – układy o sprzęŜeniu emiterowym,

MOS (Metal – Oxide - Semiconductor) – układy MOS,

CMOS (Complementary MOS) – układy komplementarne MOS,

BiCMOS (Bipolar CMOS) – układy ,,mieszane”, bipolarne CMOS,
I

L (Integrated Injection Logic) – układy iniekcyjne,

CTD (Charge Transfer Device) – układy o sprzęŜeniu ładunkowym,

GaAs MESFET – układy GaAs.

Oznaczenia napięć i prądów układu cyfrowego

- napięcie zasilania, I

– prąd zasilania, U

) –

napięcie wejściowe (wyjściowe)

Parametry cyfrowych układów cyfrowych

Przy projektowaniu urządzeń z cyfrowymi
układami scalonymi istotne są następujące
parametry:

∗

∗ szybkość działania,
∗

∗

∗ moc strat,
∗

∗

∗ odporność na zakłócenia,
∗

∗

∗ zgodność łączeniowa i obciąŜalność.

Przy konstrukcji systemów cyfrowych powinny
być znane właściwości obudów oraz
niezawodność cyfrowych układów scalonych.

Częstotliwości graniczne układów cyfrowych

– bardzo szybka (Schottky)

- małej mocy, bardzo szybka

(Low power Schottky)

– bardzo bardzo szybka (Fast)

– ulepszona, bardzo szybka

(Advanced Schottky)

ALS

- ulepszona małej mocy,

bardzo szybka
(Advanced Low power Schottky)

Straty mocy jako funkcja częstotliwości

( )

∫

CCavr

Napięcia progowe i odporność na zakłócenia

Marginesy
zakłóceń
wskazują, jaki
poziom zakłóceń
nie spowoduje
błędnego odczytu
sygnału
wejściowego w
najgorszym
przypadku.

LI max

-U

LO max

- margines zakłóceń stanu niskiego

HO min

-U

HI min

- margines zakłóceń stanu wysokiego

W technice TTL są produkowane obecnie następujące serie:

TTL

– standard TTL – 74,

– bardzo szybka (Schottky) – 74S,

- małej mocy, bardzo szybka (Low
Power Schottky) – 74LS,

– bardzo bardzo szybka (Fast) – 74F,

– ulepszona, bardzo szybka (Advanced
Schottky) – 74AS,

ALS

- ulepszona małej mocy, bardzo szybka

(Advanced Low Power Schottky) - 74ALS.

Rodziny bipolarnych układów cyfrowych TTL

• Napięcie zasilające +5V (+4,75V do +5,25V),
• sygnał wyjściowy: H > 2,4V L < 0,4V,
• sygnał wejściowy: H > 2,0V L < 0,8V,
• obciąŜalność 10 – 48,
• współczynnik dobroci: D=t

P; 5-100 [pJ],

•

maksymalna częstotliwość pracy:

• TTL (25 MHz),
• TTL-S (125 MHz) diody Schottky'ego 2x pobór mocy,
• TTL-LS (33 MHz) trochę mniejszy pobór mocy,
• TTL-F (150 MHz),
• TTL-AS (200 MHz) 10x mniejszy pobór mocy w

stosunku do TTL,

• TTL-ALS (50 MHz).

Podstawowe parametry układów TTL

Bramka NAND z serii standardowej TTL (7400)

Y=A*B

1,6k 130

Y=A*
B

A B Y

H H L

L H H

H L H

L L H

Własności:

•napięcia progowe oraz histereza,

• duŜa odporność na zakłócenia.

Zastosowania:

• przekształcanie wolnozmiennych sygnałów
na impulsy o szybkich zboczach,

• przemiana napięcia sinusoidalnego na
prostokątne,

• redukcja wpływu zakłóceń,

• proste układy multiwibratorów astabilnych.

Układy z wejściem Schmitta

Bipolarna bramka trójstanowa (blokada wyjść)

O
E

_
_

OE (Output Enable)
wejście zezwalające

OE=L T6=L, T7,T8=zatkane

OE=H T7,T8=L T2,T4,T5=zatkane

Trójstanowe wzmacniacze logiczne (ang. driver) są układami szeroko
stosowanymi do sterowania komputerowymi szynami danych. KaŜde urządzenie
(pamięć, urządzenie zewnętrzne itp.), które chce przekazywać dane na wspólną
szynę jest dołączone do tej szyny poprzez bramki trójstanowe (lub poprzez
bardziej skomplikowane układy trójstanowe, takie jak rejestry). Obsługa
urządzeń dołączonych do wspólnej szyny jest rozwiązana tak sprytnie, Ŝe w
danej chwili wzmacniacze logiczne tylko jednego urządzenia są aktywne,
natomiast wzmacniacze pozostałych urządzeń znajdują się w trzecim stanie
(mają otwarte wyjścia). W typowej sytuacji wybrane urządzenie "dowiaduje
się", Ŝe musi dostarczyć dane na szynę, rozpoznając swój własny adres na
liniach adresowych i sterujących. W tym uproszczonym przypadku urządzeniu
nadano adres 6. Dekoduje ono adres pojawiający się na liniach A

-A

i kiedy

widzi na liniach adresowych swój adres (tzn. 6) i widzi impuls na linii Ŝądania
odczytu (ang. read), umieszcza dane na szynie danych D

-D

. Taki protokół

szyny wystarcza w większości prostych systemów. Podobny układ jest
wykorzystywany w większości mikrokomputerów. Zwracamy uwagę, Ŝe musi
istnieć jakiś układ zewnętrzny, który zapewni takie sterowanie urządzeniami z
wyjściami trójstanowymi, dołączonymi do wspólnej szyny, aby nie zdarzyło się
równoczesne uaktywnienie kilku urządzeń (taki niepoŜądany przypadek nazywa
się formalnie "konfliktem na magistrali"). Wszystko jest w porządku tak długo,
jak długo kaŜde urządzenie reaguje tylko na swój własny, róŜny od innych,
adres.

Układy scalone rodziny CMOS

KRÓTKI OPIS RODZINY

• CMOS komplementarne tranzystory PMOS i NMOS bez rezystorów

• bardzo mała moc strat w stanie statycznym i przy małych
częstotliwościach

• praca przy obniŜonym napięciu zasilania 3,3 V (± 0,3 V), 2,5 V (±0,2
V), 1.8V (±0.15V), a nawet 0.8V

• np. straty mocy P=U

/R przy 5V i 3,3 V

/ 3,3

≈ 2,3 raza

• większą szybkość działania niŜ układy pięciowoltowe

• znaczne zmniejszenie moc strat przy większych częstotliwościach

• niŜszy poziom generowanych zakłóceń

elektromagnetycznych i

elektrycznych

• wyŜsza niezawodność pracy.

Układy scalone rodziny CMOS

Układy CMOS moŜna ogólnie podzielić na cztery
kategorie:

∗

Układy do zastosowań masowych, o niewielkiej

szybkości

działania

(układy

zegarkowe,

nie

programowalne układy kalkulatorowe z napięciem
zasilania 0.8 V ÷ 1,5 V).

∗

∗ Układy programowalne (takie jak układy PLD i FPGA)
i specjalizowane (ASIC).

∗

∗ Uniwersalne układy cyfrowe LSI i VLSI, głównie
układy mikroprocesorowe i pamięciowe.

∗

∗ Uniwersalne układy cyfrowe SSI i MSI, stanowiące
funkcjonalne odpowiedniki układów TTL.

Budowa bramek scalonych

ChociaŜ bramki w wersjach TTL i CMOS
spełniają tę samą funkcję logiczną to wartości
poziomów logicznych, szybkość, moc zasilania,
prądy wejściowe itp. róŜnią się znacznie w obu
przypadkach. NaleŜy być ostroŜnym, gdy
zamierza się uŜywać równocześnie obu rodzajów
bramek. Aby zrozumieć róŜnice, popatrzmy na
schematy bramek NAND. Stopnie wyjściowe
bramek TTL i CMOS zawierają obciąŜenie
aktywne dołączone do szyny dodatniego napięcia
zasilania.











−

GSp

GSn

Inwerter CMOS