!Instrukcja_PTC_cw1

Laboratorium przedmiotu Podstawy Techniki Cyfrowej

w.1: Układy kombinacyjne

Wprowadzenie:

Wszelkie realizacje układowe projektów w ramach laboratorium z przedmiotu

Podstawy Techniki Cyfrowej b

tworzone w oparciu o matryce FPGA (Field

Programmable Gate Array).

Matryca FPGA to rodzaj programowalnego układu logicznego, który składa si

z rozmieszczonych matrycowo bloków logicznych (CLB). W trakcie syntezy układu
poszczególne bloki s

ze sob

czone za po

rednictwem linii traktów

poł

czeniowych (Routing Channels) oraz programowalnych matryc kluczy

poł

czeniowych umieszczonych w miejscu krzy

owania si

traktów poziomych i

pionowych. Po zaprogramowaniu matrycy FPGA uzyskujemy fizycznie działaj

rzeczywisty układ (nie jest to symulacja). Obecnie mo

na zleci

stworzenie układu

scalonego działaj

cego identycznie jak zaprogramowana matryca (Hard-Copy).

W ramach laboratorium u

ywana b

dzie płyta uruchomieniowa Spartan 3A

firmy Xilinx oparta o matryc

FPGA – Spartan XC3S700A.

rodowiskiem

programistycznym u

ywanym podczas laboratorium b

dzie ISE firmy Xilinx w wersji

10.1.

ISE jest

rodowiskiem, które zapewnia dost

p do wszystkich elementów

niezb

dnych podczas tworzenia i implementacji projektu w oparciu o matryce FPGA.

Głównym elementem

rodowiska jest Project Navigator, czyli aplikacja z poziomu

której mo

emy kontrolowa

przebieg procesu projektowania oraz uruchamia

inne

aplikacje

rodowiska ISE.

Wygl

d okna aplikacji Project Navigator jest przedstawiony na rysunku 1.

A – okno plików

ródłowych (Sources) – przedstawione wszystkie elementy

projektu w formie hierarchicznej;

B – okno procesów (Processes) – przedstawione dost

pne operacje dla

zaznaczonego elementu w cz

ęś

ci A;

C – główne okno robocze;
D – okno konsoli (Console) – wy

wietlane informacje, ostrze

enia, ewentualne

bł

dy itp.;

ęść

plików b

dzie dost

pna po zmianie dokonanej w oknie A

(Implementation / Simulation). Po wybraniu pliku w oknie A uruchomienie wybranego
dla niego procesu w oknie B nast

puje poprzez dwukrotne klikni

cie nazwy procesu.

ęść

procesów wymaga wst

pnego ich skonfigurowania (po ich uruchomieniu

dost

pne b

opcje konfiguracji).

Konfiguracja płyty uruchomieniowej:

Nie wdaj

c si

w szczegóły na temat trybów pracy płyty zawsze przed jej

zał

czeniem nale

y pami

aby sprawdzi

konfiguracj

, tzn. ustawi

zworki tak

jak na rysunku 2.

rys.1. Wygl

d okna aplikacji Project Navigator.

Synteza układu opisanego za pomoc

schematu:

1) Stworzenie nowego projektu. File->New Project ...

Okre

lenie nazwy projektu i lokacji na dysku;

Wybór Top-level Source type jako Schematic;

2) Wybór cech matrycy oraz sposobów syntezy i symulacji;

Family: Spartan 3A;

Device: XC3S700A;

Package: FG484;

Synthesis Tool: XST;

Simulator: ISE Simulator;

Preffered Language: Verilog;

3) Zako

czenie tworzenia projektu;

Next -> Next-> Finish;

4) Dodanie pliku typu Schematic;

Project -> New Source -> Schematic;

Nadanie nazwy, zaznaczenie Add to Project;

rys.2. Defaultowe ustawienie zworek płyty uruchomieniowej Xilinx Spartan-3A.

5) Edycja schematu;

Podczas edycji nale

y umieszcza

na schemacie symbole elementów (np.

bramek logicznych) oraz poł

czenia mi

dzy nimi. Dost

pne typy elementów –

zakładka Categories, dost

pne elementy – Symbols. Do rysowania poł

cze

nale

ywa

opcji Add -> Wire, do nadawania sygnałom nazw opcji Add -> Net Name,

natomiast do okre

lenia wej

cia lub wyj

cia układu słu

y opcja Add -> I/O Marker.

Dost

p do opcji dowolnego elementu schematu nast

puje poprzez dwukrotne

klikni

cie elementu.

6) Okre

lenie przyporz

dkowania sygnałów WE/WY ze schematu do odpowiednich

pinów matrycy;

Tworzony jest plik ogranicze

(rozszerzenie .ucf) poprzez Project -> New

Source -> Implementation Constraint File;

Nadanie nazwy, zaznaczenie Add to Project;

Wybór pliku w oknie A;

Wybór User Constraints -> Edit Constraints File (Text) w oknie B;

Edycja pliku w oknie roboczym wg. Zasady (prosz

stara

stosowa

polsko-brzmi

ce nazwy poł

cze

w celu wykluczenia pomyłek mog

cych

powsta

przez u

ycie zarezerwowanej nazwy):

NET ”Net Name” LOC = “Nrpin“;

Dla przykładu z rysunku 3 plik ogranicze

e wygl

nast

puj

co:

NET ”We1”  LOC = ”U10”;
NET ”We2”  LOC = ”V8”;
NET ”Wy1”  LOC = ”R20”;

rys.3. Przykładowy projekt.

Jako fizyczne elementy wyj

ciowe zaleca si

dla celów laboratoryjnych wybiera

dost

pne na płycie uruchomieniowej diody LED, natomiast jako elementy wej

ciowe

– przeł

czniki lub klawisze. Nr. pinu matrycy do którego ka

da dioda, klawisz czy

przeł

cznik s

podł

czone opisane s

zarówno bezpo

rednio na płytce drukowanej

jak i w przewodniku u

ytkownika płyty uruchomieniowej SPARTAN-3A (patrz

literatura).

6) Kompilacja

Kompilacja całego projektu jest mo

liwa po zaznaczeniu w oknie A pliku

(modułu) oznaczonego jako główny (Top Module) oraz uruchomienia w oknie B
procesu - Generate Programming File. Plik oznaczony jako Top Module ma do
nazwy doł

czony rysunek trzech małych kwadracików (patrz rys. 1, okno A).

liwe jest zagnie

anie modułów. W tym celu po stworzeniu modułu 1 i

jego zaznaczeniu w oknie A mo

na uruchomi

w oknie B: Processes -> Design

Utilities -> Create Schematic Symbol. Nast

pnie po stworzeniu modułu 2 (patrz

Synteza Układu, punkt 4) i ustawieniu go jako Top Module mo

na w nim wykorzysta

schemat z modułu 1 poprzez symbol dost

pny z Symbols -> Categories (tam gdzie

symbole bramek i innych elementów). Nale

y pami

e plik ogranicze

*.ucf

odnosi si

tylko do modułu głównego (Top Module). Wyj

cia i wej

cia wszystkich

podległych modułów traktowa

nale

y jako sygnały lokalne w obr

bie modułu

głównego.

7) Symulacja projektu zgodnie z informacjami zawartymi w cz

ęś

ci SYMULACJA

PROJEKTU;

8) Programowanie matrycy;

Do zaprogramowania matrycy u

ywana b

dzie aplikacja iMPACT (po

wygenerowaniu pliku wynikowego syntezy nale

y uruchomi

proces Configure Target

Device / Manage Configuration Project – iMPACT. W dost

pnych ła

cuchu JTAG

zobaczymy poł

czone 2 elementy: matryc

XC3S700A oraz pami

ęć

PROM.

Programowa

podczas laboratorium zaleca si

tylko matryc

(dla niej nale

wskaza

plik z rozszerzeniem .bit) natomiast dla pami

ci PROM nie nale

wskazywa

adnego pliku.

Symulacja projektu:

W celu zasymulowania układu konieczne jest wygenerowanie wektora pobudze

(plik

z rozszerzeniem .tbw)

1) Dodanie pliku typu Test Bench Waveform;

Project -> New Source -> Test Bench Waveform;

nadanie nazwy (inna, ni

nazwa pliku typu Schematic), zaznaczenie Add to

Project;

W oknie Initialize Timing nale

y wybra

typ układu (Clock Information) oraz

uzupełni

odpowiednie parametry czasowe;

Plik wektora pobudze

.tbw odnosi si

zawsze do modułu głównego projektu

(Top Module).

Klikaj

c w przebiegi wej

ciowe (niebieskie pola) nale

y ustali

ich przebieg

oraz okre

czas trwania symulacji;

2) Wywołanie symulatora ISE Simulator;

W oknie A nawigatora projektów nale

y zmieni

Implementation na Behavioral

Simulation;

Zaznaczy

plik *.tbw;

Uruchomi

proces Xilinx ISE Simulator -> Simulate Behavioral Model

3) Simulation -> Restart -> Run All; (mo

emy te

skraca

czas symulacji I

uruchamia

Simulation -> Restart -> Run for Specified Time.

4) Simulation -> End simulation

Przebieg

wiczenia:

Celem

wiczenia jest wprowadzenie do programowania matryc FPGA poprzez

realizacj

wybranych układów kombinacyjnych z wykorzystaniem narz

dzi ISE firmy

Xilinx oraz Modelsim firmy Mentor Graphics.

Przygotowanie do laboratorium:

praktyczna znajomo

ść

sposobów projektowania układów kombinacyjnych;

umiej

tno

ść

optymalizacji funkcji logicznych;

Przebieg

wiczenia i sposób oceniania:

sprawdzanie przygotowania do zaj

ęć

(max 1 pkt);

zapoznanie ze

rodowiskiem ISE;

zapoznanie ze sprz

tem i jego wst

pna konfiguracja;

symulacja i realizacja prostego układu kombinacyjnego (max 1 pkt);

symulacja i realizacja bardziej zaawansowanego układu kombinacyjnego
(max 2 pkt);

symulacja i realizacja stworzonego z min. 2 modułów układu kombinacyjnego
(max 1 pkt);

* podczas

wiczenia ka

da sekcja tworzy osobny protokół z przebiegu

wiczenia

Protokół:

Protokół powinien zawiera

nazwiska osób wykonuj

cych

wiczenie;

tytuł i numer

wiczenia;

poprawny numer grupy i sekcji;

komentarze przedstawiaj

ce post

p w realizacji

wiczenia oraz wszelkie

niezb

dne do zrealizowania

wiczenia notatki;

Literatura:

http://toolbox.xilinx.com/docsan/xilinx10/books/docs/qst/qst.pdf

- ISE 10.1 Quick Start Tutorial

http://direct.xilinx.com/direct/ise10_tutorials/ise10tut.pdf

- ISE In-Depth Tutorial

http://www.xilinx.com/support/documentation/boards_and_kits/ug334.pdf

- Spartan-3A/3AN FPGA Starter Kit Board User Guide

http://www.xilinx.com/support/documentation/boards_and_kits/s3astarter_schematic.
pdf

- Spartan-3A/3AN Starter Kit Board Schematic

http://www.xilinx.com/support/documentation/user_guides/ug331.pdf

- Spartan-3 Generation FPGA User Guide

Opracowanie: Mariusz Latos, 2009