F2-28
Układy CMOS - 7
Struktury wejść CMOS z TTL-owskim napięciem progowym stosuje
się aby umożliwić
niezawodne połączenie TTL → CMOS
(I TYLKO DO TEGO CELU!)
Np. dla TTL LS jest U
OH
min
= 2.4 V,
a napięcie progowe CMOS na wejściu standardowym
U
T
= U
DD
/2 = 2.5 V
Margines zakłóceń: M
H
min
= 2.4 – 2.5
< 0!
Można zastosować rezystor podciągający:
UWAGA!
Rezystancja wejściowa układu CMOS wynosi ok. 10
12
Ω.
Grozi nieodwracalne
przebicie dielektryka bramkowego
w wyniku gromadzenia ładunku elektrostatycznego na wejściu!
REGUŁA:
należy zachować ostrożność przy transporcie,
magazynowaniu i montażu układów CMOS!
REGUŁA:
opakowania antystatyczne, uziemione stoły
i urządzenia laboratoryjne!
REGUŁA:
nieużywane wejścia układów CMOS nie powinny
pozostawać swobodne!
© J. Kalisz, WAT, 2005