Temat: Sumator-Subtraktor

Celem ćwiczenia jest zapoznanie się z budową oraz zasadą działania układu dodająco-odejmującego liczby binarne.

Zagadnienia do sprawdzianu:

1. funkcje logiczne, bramki logiczne

2. budowa tablic prawdy

3. budowa tablic Karnaugh

4. minimalizacja funkcji na podstawie tablic Karnaugh

5. realizacja funkcji logicznych w oparciu o bramki logiczne

6. zasada działania sumatora/subtraktora

Przebieg ćwiczenia:

1. Pełny jednobitowy sumator binarny.

1. Wypełnić tablicę prawdy

Wejścia			Wyjścia
Składnik I Ai	Składnik II Bi	Przeniesienie Ci	Suma Si	Przeniesienie Ci+1

2. Zdefiniować siatki Karnaugh

	AiBi
Ci	00	01	11	10
0
1
				Si
	AiBi
Ci	00	01	11	10
0
1
				Ci+1

3. Dokonać minimalizacji funkcji:

S_i =

C_i+1 =

4. Zrealizować pełny sumator jednobitowy liczb binarnych, przy pomocy bramek logicznych, w programie DSCH2




5. Korzystając z menu „Scheme to new symbol” utworzyć symbol pełnego sumatora jednobitowego.

6. Sprawdzić działanie pełnego sumatora jednobitowego. Jako sygnałów wejściowych należy zadawać odpowiednie stany logiczne na wejścia A_i, B_i i C_i, a następnie porównać otrzymane stany na wyjściu z założonymi w tabeli prawdy.




2. Pełny jednobitowy subtraktor (sumator odejmujący) binarny.

1. Wypełnić tablicę prawdy

Wejścia			Wyjścia
Pożyczka Vi	Odjemna Ai	Odjemna Bi	Różnica Di	Pożyczka Vi+1

2. Zdefiniować siatki Karnaugh:

	AiBi
Vi	00	01	11	10
0
1
				Di
	AiBi
Vi	00	01	11	10
0
1
				Vi+1

3. Dokonać minimalizacji funkcji:

D_i =

V_i+1 =

4. W wyrażeniach opisujących działanie sumatora odejmującego zamiast B_i wstawić B_i', a zamiast C_i wstawić V_i'.

5. Porównać otrzymane wyrażenia logiczne dla przeniesienia V_i+1' i różnicy D_i w przypadku sumatora odejmującego z sumą S_i i pożyczką C_i+1 dla sumatora. Jakie da się zauważyć zależności pomiędzy D_i a S_i oraz V_i+1' i C_i+1?

D_i =

V_i+1' =

6. Zrealizować pełny subtraktor jednobitowy liczb binarnych, wykorzystując układ pełnego sumatora jednobitowego w programie DSCH2.




7. Korzystając z menu „Scheme to new symbol” utworzyć symbol pełnego subtraktora jednobitowego.

8. Sprawdzić działanie pełnego subtraktora jednobitowego. Poprzez zmianę stanów logicznych pinów wejściowych.




3. Sumator wielobitowy binarny.

1. Zrealizować czterobitowy sumator równoległy z przeniesieniami szeregowymi wykorzystując gotowe ogniwo pełnego sumatora jednobitowego.




2. Korzystając z menu „Scheme to new symbol” utworzyć symbol 4-bitowego sumatora równoległego.

3. Sprawdzić działanie pełnego sumatora jednobitowego. Jako sygnały wejściowe należy zadawać odpowiednie stany logiczne na piny wejściowe odpowiadające poszczególnym składnikom tzn. A i B, a następnie odczytywać sygnały wyjściowe w postaci binarnej na wyjściu sumy S.

Uwaga: Przy sumowaniu liczb dodatnich wejście przeniesienia początkowego C₀ nie jest wykorzystywane (C₀=0).




4. Wielobitowy binarny układ sumatora-subktraktora (dodająco-odejmującego).

1. Odejmowanie wielobitowe binarne równoległe.

Uwaga: Podczas dyskusji odnośnie odejmowania jednobitowego stwierdzono bardzo istotną zależność, że odejmowanie polega na dodawaniu negacji ( uzupełnienia do 1 - U1) odjemnika.

A-B = A + (-B),

czyli aby odjąć od odjemnej A odjemnik B, należy dodać do liczby A liczbę (-B). Zasada ta jest również podstawą odejmowania wielobitowego

Jednym ze sposobów uzyskania ujemnej reprezentacji odjemnika jest przedstawienie go zapisie uzupełnienia do jednego (U1), czyli poprzez przepisanie wszystkich bitów z zaprzeczenie (uzupełnienie do 1 liczby binarnej jest zawsze negacją bitów tej liczby).

2. Wypełnić tablicę prawdy układu jednobitowego, którego zadaniem jest wytworzenie negacji (U1) liczby wejściowej dla operacji odejmowania oraz przepisanie jej na wyjście bez zmian w przypadku operacji dodawania.

Wskazówka: Wprowadzić bit wyboru operacji K przyjmujący wartość „logicznego 0” dla operacji sumy oraz „logicznej 1” w przypadku realizacji przez układ różnicy liczb.

Wejścia		Wyjścia
Wybór operacji K	Składnik II/ Odjemnik Bi	Składnik II/ Odjemnik Bi'
0	0	0
0	1	1
1	0	1
1	1	0

3. Zdefiniować siatki Karnaugh

	Bi
Ki	0	1
0	0	1
1	1	0
		Bi'

4. Dokonać minimalizacji funkcji:

B_i '=

5. Zrealizować 4-bitowy układ komplementera (programowalnej negacji w zależności od wyboru operacji) w programie DSCH2:




6. Korzystając z menu „Scheme to new symbol” utworzyć symbol 4-bitowego sumatora równoległego.





7. Sprawdzić działanie 4-bitowego komplementera (konwertera znaku). Jako sygnały wejściowe należy zadawać odpowiednie stany logiczne na piny wejściowe odpowiadające poszczególnym bitom składnika II / odjemnika B, a następnie odczytywać sygnały wyjściowe w postaci binarnej na wyjściu B'.

8. Używając gotowych ogniw zaprojektować przetestować działanie pełnego 4-bitowego układu dodająco-odejmującego (sumatora-subtraktora).




Uwagi odnośnie operacji odejmowania:

1. Gdy podczas odejmowania istnieje przeniesienie z najbardziej znaczącej pozycji C₃ to wynik zostaje zwiększony o jeden, czyli przeniesienie dodajemy do najmniej znaczącej pozycji.

2. Jeżeli wynik dodawania jest dodatni (gdy nie występuje przeniesienie z najbardziej znaczącej pozycji) to otrzymana liczba jest szukaną liczbą binarną.


3. Jeżeli natomiast wynik jest ujemny (przeniesienie z najbardziej znaczącej pozycji istnieje) to należy wykonać na nim jeszcze raz zapis U1, pozostawiając bit znaku bez zmian, i wtedy wynik przyjmie postać binarną.

Uwagi odnośnie operacji dodawania:

W przypadku dodawania dwu liczb 4-bitowych może zajść przypadek, że wynik będzie większy od „15”. Zajdzie wówczas konieczność zastosowania kolejnego bitu do jego zapisu. Zostanie wówczas wytworzony bit przeniesienia, który będzie traktowany jako najbardziej znaczący bit sumy. Dlatego też należy zastosować jeszcze jeden układ sumatora 4-bitowego.

9. Korzystając z menu „Scheme to new symbol” utworzyć symbol układu dodająco-odejmującego (sumatora-subtraktora).




10. przetestować działanie pełnego 4-bitowego układu dodająco-odejmującego (sumatora-subtraktora) . Jako sygnały wejściowe należy zadawać odpowiednie stany logiczne na piny wejściowe odpowiadające poszczególnym składnikom / odjemnej / odjemnikowi tzn. A i B, a następnie odczytywać sygnały wyjściowe w postaci binarnej na wyjściu sumy / różnicy S i bitu znaku.

---