F2-32

Układy CMOS - 11

Budowa logiczna zatrzasku

Prosty układ z użyciem multipleksera CMOS z BT

C = 0: pamiętanie
C = 1: zapis
C = 1/0: zatrzask

Przerzutnik D wyzwalany impulsem,

z dwoma zatrzaskami

Z

C = 0: zapis do M (QM = D), pamiętanie w S
C = 1: pamiętanie w M, zapis do S (Q = QM)
C = 1/0: blokada zapisu do S, otwarcie M
C = 0/1: aktywne zbocze „wyzwalające” –

blokada zapisu do M, otwarcie S

© J. Kalisz, WAT, 2005