Zespół Szkół Elektronicznych ul. Gen. Zajączka 7		Pracownia Elektroniczna
1. Toczyski Paweł		Rok szk.	Ćwiczenie nr 6 / I
2.		1998/99	Temat : Minimalizacja funkcji
3.		kl. 4a	logicznych ,diagnostyka układów
4.		sem. 1	cyfrowych
Ćwiczenie wykonano dn.	22.09.98	Sprawozdanie oddano dn.		29.09.98	Ocena....

Wykaz przyrządów:

- zasilacz stabilizowany

- płytka pomiarowa

- próbnik zwarć

- próbnik stanów logicznych

Badania:

-Sprawdzanie I i II prawa de'Morgana

A+B=(A'B')' AB=(A'+B')'

A+B			(A'B')'
B	A	F	B	A	F
0	0	0	0	0	0
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	1
AB			(A'+B')'
B	A	F	B	A	F
0	0	0	0	0	0
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	1	1	1

-Reguła rozdzielności sumy względem iloczynu i iloczynu względem sumy

AB+C=(C+B)(C+A) C(B+A)=CB+CA

C(B+A)				CB+CA
C	B	A	F	C	B	A	F
0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0
0	1	0	0	0	1	0	0
0	1	1	0	0	1	1	0
1	0	0	0	1	0	0	0
1	0	1	1	1	0	1	1
1	1	0	1	1	1	0	1
1	1	1	1	1	1	1	1
AB+C				(C+B)(C+A)
C	B	A	F	C	B	A	F
0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0
0	1	0	0	0	1	0	0
0	1	1	1	0	1	1	1
1	0	0	1	1	0	0	1
1	0	1	1	1	0	1	1
1	1	0	1	1	1	0	1
1	1	1	1	1	1	1	1

-Projektowanie układu wg funkcji F=U(1,2,3,9,10,11)

DC\^BA	00	01	11	10
00	^0)L	^1)H	^3)H	^2)H
01	^4)L	^5)L	^7)L	^6)L
11	^12)L	^13)L	^15)L	^14)L
10	^8) L	^9)H	^11)H	^10)H

AC' BC'

F=AC'+BC'=C'(A+B)

- Projektowanie układu wg funkcji F=U(6,7,8,9,10,11,14,15)

DC\^BA	00	01	11	10
00	^0)L	^1)L	^3)L	^2)L
01	^4)L	^5)L	^7)H	^6)H
11	^12)L	^13)L	^15)H	^14)H
10	^8) H	^9)H	^11)H	^10)H

BC

DC'

F=BC+DC'

- Projektowanie układu wg funkcji F=U(5,7,8,10,12,13,14,15)

DC\^BA	00	01	11	10
00	^0)L	^1)L	^3)L	^2)L
01	^4)L	^5)H	^7)H	^6)L
11	^12)H	^13)H	^15)H	^14)H
10	^8)H	^9)L	^11)L	^10)H

DA' CA

F=DA'+CA

- Projektowanie układu wg funkcji F=AC'+B(A+D')

-(funkcja pierwotna jest funkcją minimalną)

- Projektowanie układu wg funkcji F=B(A'+DC')+A(C'+B)

-proces minimalizacji funkcji

F=B(A'+DC')+A(C'+B)=BA'+BDC'+AC'+AB=B(A'+A)+BDC'+AC'

=B+DBC'+AC'=B(1+DC')+AC'=B+AC'

-schemat układu realizującego funkcję pierwotną

-schemat układu realizującego równoważną funkcję zminimalizowaną

Diagnostyka układów cyfrowych

-Tablice prawdy bramek uszkodzonych i odpowiadających im bramek sprawnych

- układ 7400 (bramki NAND)

uszkodzony			sprawny
B(1)	A(2)	F(3)	B(1)	A(2)	F(3)
0	0	1	0	0	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

Układ uszkodzony przez zwarcie

wyjścia do zasilania.

-Układ 7401 (bramki NAND OC)

uszkodzony			sprawny
B(3)	A(2)	F(1)	B(3)	A(2)	F(1)
0	0	X	0	0	X
0	1	1	0	1	X
1	0	X	1	0	X
1	1	1	1	1	0

-Tabele prawdy sprawnej bramki NAND (7400)

B	A	F
0	0	X
0	1	X
1	0	X
1	1	1

-bramka nie zasilana

B	A	F
0	0	0
0	1	0
1	0	0
1	1	0

-bramka z wyjściem zwartym do masy

-z wyjściem zwartym do zasilania

B	A	F
0	0	1
0	1	1
1	0	1
1	1	1

Wnioski

-Określić korzyści wynikające ze stosowania tablic Karnaugh'a.

Tablice Karnaugh'a pozwalają w szybki i prosty sposób zminimalizować funkcje logiczne na podstawie szeregu wartości wyjściowych.

Ze względu na prosty algorytm mogą one zostać łatwo zaimplementowane na komputerze , dzięki czemu czas projektowania układów logicznych może zostać skrócony do minimum potrzebnego na wpisanie danej funkcji lub jej wartości.

---